易灵思PLL几种反馈模式解释
目录
1.简介
2.分析
3.锁相环的原理
4.易灵思的PLL资源
5.相位调节，
1.简介
在设计中，发现每次上电后相位不稳定，去掉PLL之后，发现相位稳定了
2.分析
所以就对PLL的各种配置和功能进行详细分析和理解，以明白问题背后的原理
3.锁相环的原理
首先我们需要物理上明白这个概念，锁相环的原理是什么
简单的PLL由频率基准、相位检波器、电荷泵、环路滤波器和压控振荡器（VCO）组成。其过程是输入信号－> 鉴相器 －> 低通滤波器 －> 压控振荡器－> 输出信号；鉴相器有两个输入，分别是输入信号和压控振荡器的输出信号，在二者相位差和频率差不是很大的情况下，鉴相器的输出与两输入信号之差成正比，鉴相器的输出为模拟信号，其通过低通滤波器虑除高频杂波，后进入压控振荡器，压控振荡器的输出频率随其输入电压的改变而改变；从原理图上看，PLL实际上是一负反馈系统，只要输入信号在正常范围内，输出信号在“一定时间内”都能跟上；输入信号发生变化后，输出信号跟踪输入信号的过程称之为捕获；输出信号跟踪完毕时称之为锁定；输入信号变化过快导致输出信号无法跟踪时称为失锁。
4.易灵思的PLL资源
一代Trion PLL支持以下模式：
Internal– PLL反馈在PLL内部。不用自己定义反馈时钟；反馈信号不经过clkmux+Gbuf ，数据和时钟之间会有一个Clkmux+Gbuf的延迟；
local–PLL使用clkout0。反馈信号不经过clkmux+Gbuf ，数据和时钟之间会有一个Clkmux+Gbuf的延迟；
core– PLL反馈来自FPGA内核。反馈时钟可以自己选；反馈时钟和参考时钟相位对齐，数据和时钟之间没有延迟，不需要计算。
5.相位调节，
相移CLKOUT 0、45、90、135、180或270度。
180和270要求C分频器为2。
45和135要求C分频器为4。
90要求C分频器为2或4。
要相移225度，请选择45并反转目的时钟。
要相移315度，请选择135并反转目的时钟。
5.3 差分信号的话，只能选择PLL进入，选对外部clock来源即可；