当前位置：首页 > news >正文

▲基于FPGA的4FSK调制解调系统verilog实现

news 2026/6/15 6:48:19

1.本系统整体构架

2.各个模块基本原理

2.1 4FSK调制

2.2 相干解调

3.仿真结果

4.完整程序下载

1.本系统整体构架

整个程序，我们采用如下的流程图实现：

2.各个模块基本原理

2.1 4FSK调制

4FSK（四进制频移键控）是一种通过4 个不同载波频率传输数字信息的调制技术，每个符号携带2比特数据（00, 01, 10, 11）。它继承了2FSK恒包络、抗衰落、实现简单的优点，同时频谱效率提升一倍，广泛用于低速。将2比特分为一组（四进制符号），每组映射到4个独立频率（f0 ,f1,f2,f3）。符号持续时间Ts内发送单一频率正弦波。4FSK调制公式如下：

为最小化频偏误码，通常采用格雷码映射（相邻频率仅1比特不同）：

2.2 相干解调

相干解调需要使用与载波同频同相的参考信号。通过将接收到的FSK信号与两个参考信号（频率为f1和f2）分别相乘，然后经过低通滤波器滤除高频成分，可以得到两个基带信号。通过比较这两个基带信号的幅度或相位差异，可以判断接收到的数字信息是“1”还是“0”。相干解调具有较高的性能，但要求严格的同步和相位匹配。相干检测的具体解调电路是同步检波器。相干解调需要本地产生与发送端同频同相的载波信号。

3.仿真结果

本系统的RTL结构如下图所示：

顶层程序结构如下：

module tops_4FSK(
input i_clk,
input i_rst,
input [1:0]i_x,
input signed[7:0]i_SNR,
output signed[15:0]o_demod,
output signed[15:0]o_demodN,
output signed[31:0]o_fsk_dm1,
output signed[31:0]o_fsk_dm2,
output signed[31:0]o_fsk_dm3,
output signed[31:0]o_fsk_dm4,
output signed[15:0]o_fsk_f1,
output signed[15:0]o_fsk_f2,
output signed[15:0]o_fsk_f3,
output signed[15:0]o_fsk_f4,
output [1:0]o_bits
);

fskmod fskmod_u(
.i_clk (i_clk),
.i_rst (i_rst),
.i_x (i_x),
.o_demod (o_demod)
);

awgns awgnsu(
.i_clk (i_clk),
.i_rst (i_rst),
//SNR 5~30
.i_SNR (i_SNR),
.i_din (o_demod),
.o_noise (),
.o_dout (o_demodN)
);

fskdemod fskdemod_u(
.i_clk (i_clk),
.i_rst (i_rst),
.i_fsk (o_demodN),
.o_fsk_dm1 (o_fsk_dm1),
.o_fsk_dm2 (o_fsk_dm2),
.o_fsk_dm3 (o_fsk_dm3),
.o_fsk_dm4 (o_fsk_dm4),
.o_fsk_f1 (o_fsk_f1),
.o_fsk_f2 (o_fsk_f2),
.o_fsk_f3 (o_fsk_f3),
.o_fsk_f4 (o_fsk_f4),
.o_bits (o_bits)
);

endmodule