用DE2-115玩转数字逻辑：手把手教你用Quartus II实现智能灯光控制系统
用DE2-115玩转数字逻辑：手把手教你用Quartus II实现智能灯光控制系统
在电子设计领域，FPGA开发板一直是验证数字逻辑设计的利器。Altera（现为Intel PSG）的DE2-115开发板凭借其丰富的硬件资源和稳定的性能，成为众多电子爱好者和工程师的首选平台。今天，我们将通过一个智能灯光控制系统的项目，带你从零开始掌握Quartus II开发环境和Verilog硬件描述语言的应用技巧。
1. 项目概述与硬件准备
智能灯光控制系统是一个典型的数字逻辑设计项目，它能够根据用户输入的不同开关组合，控制LED灯展示多种灯光模式。这个项目不仅涵盖了FPGA开发的基础流程，还引入了状态机设计这一数字系统设计的核心概念。
DE2-115开发板为我们提供了理想的硬件平台。这款开发板搭载了Cyclone IV EP4CE115F29C7 FPGA芯片，拥有115,000个逻辑单元，足以应对大多数中等复杂度的数字设计需求。板上资源包括：
- 输入设备：18个拨动开关（SW0-SW17）、4个按钮按键（KEY0-KEY3）
- 输出显示：18个红色LED（LEDR0-LEDR17）、9个绿色LED（LEDG0-LEDG8）
- 时钟源：50MHz晶振时钟
- 扩展接口：多个GPIO和HSMC接口
对于本项目，我们主要使用SW0和SW1两个拨动开关作为输入，控制LEDR0-LEDR3四个LED灯的不同显示模式。这种设计虽然简单，但包含了数字系统设计的完整流程，是初学者理解FPGA开发的绝佳起点。
2. Quartus II开发环境搭建
在开始硬件设计前，我们需要正确安装和配置Quartus II开发环境。以下是详细的步骤说明：
软件安装：
- 从Intel官网下载Quartus Prime Lite Edition（免费版本）
- 安装时选择包含ModelSim-Altera Starter Edition（仿真工具）
- 确保安装路径不包含中文或特殊字符
驱动安装：
- 连接DE2-115开发板到电脑USB口
- 安装USB-Blaster驱动（通常在Quartus安装目录的drivers文件夹下）
- 在设备管理器中确认驱动安装成功
新建工程：
File -> New Project Wizard- 指定工程目录（建议使用英文路径）
- 选择目标器件：Cyclone IV EP4CE115F29C7
- 添加Verilog HDL作为设计文件类型
工程设置：
- 在Assignments菜单中设置默认的仿真工具为ModelSim-Altera
- 配置编译选项为"Fast Compile"以加快开发迭代速度
提示：初次使用Quartus II时，建议浏览一下"Help"菜单中的入门教程，熟悉界面布局和基本操作流程。
3. Verilog代码设计与状态机实现
智能灯光控制系统的核心是一个简单的状态机，它根据两个开关的输入组合（00、01、10、11）决定四个LED的显示模式。以下是完整的Verilog代码实现：
module light_control( input [1:0] sw, // 连接SW1和SW0 output reg [3:0] led // 控制LEDR0-LEDR3 ); // 状态定义 localparam STATE_0 = 2'b00; localparam STATE_1 = 2'b01; localparam STATE_2 = 2'b10; localparam STATE_3 = 2'b11; always @(*) begin case(sw) STATE_0: led = 4'b0001; // 只有LEDR0亮 STATE_1: led = 4'b0010; // 只有LEDR1亮 STATE_2: led = 4'b0100; // 只有LEDR2亮 STATE_3: led = 4'b1000; // 只有LEDR3亮 default: led = 4'b0000; // 默认全灭 endcase end endmodule这段代码实现了一个组合逻辑电路，没有使用时序元件。为了增加项目的趣味性，我们可以扩展设计，加入时序控制功能，比如让LED按照特定模式闪烁。以下是改进版的代码：
module advanced_light_control( input clk, // 50MHz时钟 input [1:0] sw, // 开关输入 output reg [3:0] led // LED输出 ); reg [25:0] counter; // 26位计数器用于分频 reg blink; // 闪烁控制信号 // 时钟分频：50MHz -> 约1Hz always @(posedge clk) begin counter <= counter + 1; if(counter == 26'd25000000) begin counter <= 26'd0; blink <= ~blink; end end // 状态控制逻辑 always @(*) begin case(sw) 2'b00: led = (blink) ? 4'b0001 : 4'b0000; // LEDR0闪烁 2'b01: led = (blink) ? 4'b0011 : 4'b0000; // LEDR0和LEDR1交替闪烁 2'b10: led = {4{blink}}; // 所有LED同步闪烁 2'b11: led = 4'b1000; // LEDR3常亮 default: led = 4'b0000; endcase end endmodule4. 功能仿真与验证
在将设计下载到开发板前，进行功能仿真是确保设计正确性的关键步骤。Quartus II集成了波形仿真工具，也可以使用ModelSim进行更复杂的仿真。
创建测试波形文件：
- 在Quartus II中，选择File -> New -> Vector Waveform File
- 添加输入信号（sw[1:0]）和输出信号（led[3:0]）到波形编辑器
设置仿真时间：
- 通常设置仿真时间为100-200ns足够验证简单逻辑
- 对于有时序的设计，可能需要更长的仿真时间
编写测试激励： 以下是测试不同开关组合的激励示例：
时间(ns) | sw[1] | sw[0] -------------------------- 0 | 0 | 0 20 | 0 | 1 40 | 1 | 0 60 | 1 | 1 80 | 0 | 0运行仿真：
- 在Quartus II中，选择Processing -> Start Simulation
- 观察输出波形是否符合预期
对于更复杂的仿真需求，可以编写Verilog测试台（Testbench）。以下是简单的Testbench示例：
`timescale 1ns/1ps module light_control_tb; reg [1:0] sw; wire [3:0] led; // 实例化被测模块 light_control uut(.sw(sw), .led(led)); initial begin // 初始化输入 sw = 2'b00; // 测试不同输入组合 #20 sw = 2'b01; #20 sw = 2'b10; #20 sw = 2'b11; #20 sw = 2'b00; #20 $finish; end endmodule5. 引脚分配与硬件部署
完成仿真验证后，下一步是将设计部署到DE2-115开发板上。这需要正确分配FPGA引脚与实际硬件资源的对应关系。
引脚分配方法：
- 通过Assignments -> Pin Planner图形界面分配
- 使用Tcl脚本批量分配（适合复杂项目）
本项目引脚分配表：
| 信号名称 | FPGA引脚号 | 对应开发板资源 |
|---|---|---|
| sw[0] | PIN_AB28 | SW0 |
| sw[1] | PIN_AC28 | SW1 |
| led[0] | PIN_G19 | LEDR0 |
| led[1] | PIN_F19 | LEDR1 |
| led[2] | PIN_E19 | LEDR2 |
| led[3] | PIN_F21 | LEDR3 |
| clk | PIN_Y2 | 50MHz时钟 |
- 编译与下载：
- 完成引脚分配后，执行全编译（Processing -> Start Compilation）
- 连接开发板，打开Programmer工具（Tools -> Programmer）
- 选择USB-Blaster作为硬件编程器
- 添加生成的.sof文件，点击Start按钮下载到FPGA
注意：DE2-115开发板上的JTAG接口旁边有一个电源选择跳线，确保它设置在"USB"位置，这样开发板可以通过USB供电。
6. 调试技巧与常见问题解决
在实际硬件调试过程中，可能会遇到各种问题。以下是一些常见问题及其解决方法：
LED不亮：
- 检查开发板电源指示灯是否亮起
- 确认下载模式选择正确（JTAG模式）
- 使用万用表测量LED对应引脚电压
开关输入无响应：
- 确认引脚分配正确
- 检查开关物理状态（DE2-115的开关向上为"1"，向下为"0"）
- 在代码中添加去抖动逻辑
时序问题：
- 对于时序设计，添加适当的时钟约束（.sdc文件）
- 使用SignalTap II逻辑分析仪实时抓取信号
以下是一个简单的去抖动模块代码，可以改善开关输入的稳定性：
module debounce( input clk, input button_in, output reg button_out ); reg [19:0] counter; reg button_sync; always @(posedge clk) begin button_sync <= button_in; if(button_sync ^ button_in) begin counter <= 20'd0; end else if(counter < 20'd1000000) begin counter <= counter + 1; end else begin button_out <= button_in; end end endmodule7. 项目扩展与进阶方向
完成基础版本后，可以考虑以下扩展方向，提升项目的复杂度和实用性：
增加更多灯光模式：
- 呼吸灯效果（PWM调光）
- 跑马灯效果（LED依次点亮）
- 音乐节奏灯（根据音频输入变化）
添加更多输入控制：
- 使用按键切换模式
- 通过红外遥控器控制
- 增加光敏传感器实现自动亮度调节
网络化控制：
- 通过UART接口与PC通信
- 实现Wi-Fi或蓝牙远程控制
- 构建Web服务器界面控制
以下是实现呼吸灯效果的PWM模块代码示例：
module pwm_breathing( input clk, output pwm_out ); reg [7:0] counter; reg [7:0] pwm_val; reg direction; always @(posedge clk) begin counter <= counter + 1; if(counter == 8'd255) begin if(direction) begin pwm_val <= pwm_val + 1; if(pwm_val == 8'd254) direction <= 0; end else begin pwm_val <= pwm_val - 1; if(pwm_val == 8'd1) direction <= 1; end end end assign pwm_out = (counter < pwm_val) ? 1'b1 : 1'b0; endmodule通过这个智能灯光控制系统的项目，我们不仅掌握了Quartus II开发流程和Verilog编程技巧，还理解了状态机这一数字系统设计中的重要概念。在实际调试过程中，遇到的每个问题都是宝贵的学习机会，比如信号抖动、时序约束等问题的解决，让我们对数字电路有了更深入的认识。