低电压Bandgap设计全攻略：如何在0.75V供电下实现稳定基准

低电压Bandgap设计全攻略：如何在0.75V供电下实现稳定基准

在物联网设备和便携式电子产品爆炸式增长的今天，功耗敏感型应用对电源管理提出了前所未有的严苛要求。传统1.25V Bandgap基准源在0.75V超低供电电压下完全失效，这迫使工程师们必须重新思考基准电压电路的设计哲学。本文将揭示如何通过创新架构突破物理限制，在指甲盖大小的芯片上实现μA级功耗的精准电压基准。

1. 传统Bandgap的电压困局与突破路径

1.1 1.25V魔咒的物理本质
经典Bandgap基准基于双极型晶体管(BJT)的负温度系数与热电压的正温度系数相互补偿原理。数学表达式揭示了其电压下限：

VREF = VBE + (kT/q)·ln(n)·(1+R2/R3)

当补偿系数为17.2时，理论输出1.25V。这个"魔法数字"直接导致：

• 无法适应0.75V及以下供电
• 限制了在能量采集场景的应用
• 增加了电源转换模块的复杂度

1.2 低电压设计的三大技术路线
通过前沿论文和量产芯片的逆向分析，我们总结出有效突破路径：

实际选择需权衡噪声、温漂和工艺兼容性，电流模方案在0.75V场景最具优势

2. 电流模Bandgap的实战设计

2.1 核心架构解析
下图展示了革新性的电流模实现方案：

VDD | [MP1]---[R1]---[Q1] | | | | [MP2] [Q2] | | | |-------[R2]----|

关键创新点在于：

1. 用PMOS电流镜替代运放
2. 通过R1/R2比例控制PTAT电流
3. Q1/Q2发射极面积比n=8实现温度补偿

2.2 具体设计步骤

1. 确定工作电流：选择10μA兼顾噪声和功耗
2. 计算电阻值：R1=(kT/q)·ln(n)/Iptat ≈ 35kΩ
3. 尺寸设计：
   • PMOS的(W/L)=50/0.5 (单位μm)
   • BJT发射区面积比8:1
4. 启动电路：增加耗尽型NMOS确保上电

2.3 版图注意事项

• 对称布局消除失配
• 深N阱隔离衬底噪声
• 用多晶硅电阻保证比例精度
• 在Q2周围放置dummy晶体管

3. 超低电压下的PSRR增强技巧

3.1 电源抑制比劣化机理
当VDD降至0.75V时，传统方案的PSRR通常暴跌至30dB以下。主要因为：

• 电流镜输出阻抗降低
• 晶体管进入线性区
• 寄生电容效应凸显

3.2 五阶增强技术实测对比

1. 共源共栅结构：PSRR提升20dB但增加200mV裕度需求

   M1 (net1 net2 0 0) nmos l=0.5u w=5u M2 (vout net1 0 0) nmos l=0.5u w=5u

2. 纹波消除环路：增加10%功耗换取40dB改善
3. 衬底偏置技术：需配合triple-well工艺
4. 动态偏置补偿：适合间歇工作模式
5. 片上LDO滤波：面积代价较大但效果最佳

在40nm工艺下测试显示，方法5可将1kHz处PSRR从42dB提升至78dB

4. 量产级设计验证方法论

4.1 必须涵盖的极端场景

• 工艺角：FF/SS/TT/FS/SF
• 温度：-40°C/27°C/125°C
• 电压波动：±10% VDD
• 负载跳变：0→100μA阶跃

4.2 关键指标验收标准

# 典型验收脚本示例 measure VREF avg(vout) from=1m to=2m let temp_coef=(max(vref)-min(vref))/(1.25*125e-3) print "TC = $temp_coef ppm/°C"

4.3 常见失效模式应对

• 启动失败：增加衬底触发电路
• 振荡：在误差放大器输出端加10pF补偿电容
• 温漂反常：检查BJT的电流密度是否在0.1-1μA/μm²范围
• 电源敏感：优化电流镜的栅极退耦网络

5. 前沿技术演进与选型建议

5.1 新型架构性能对比

5.2 选型决策树

1. 供电>0.8V → 优选改进型电流模
2. 需nA级功耗 → 考虑亚阈值方案
3. 无BJT工艺 → 采用自偏置CMOS
4. 对抗辐射场景 → 选择Zener基准

在最近参与的智能手表PMIC项目中，我们采用电流模方案实现了0.75V下3.2μA静态电流和±15ppm/°C的温漂性能。关键诀窍是在Q2的集电极串联200kΩ电阻，将PSRR从51dB提升到64dB而几乎不增加面积。