当前位置：首页 > news >正文

数字逻辑设计-建立时间信号测试

news 2026/4/15 10:20:25

数字逻辑设计-建立时间&信号测试

题目

关于tsut_{su}tsu建立时间, 以下那种说法是正确的(D)

A、建立时间tsut_{su}tsu是指数据在时钟有效沿到来之后必须稳定的时间;
B、建立时间只可能是正值;
C、tsut_{su}tsu和时钟到触发器的走线延迟相关;
D、建立时间tsut_{su}tsu是指数据在时钟有效沿到来前必须稳定的时间.

在极度微观的现代芯片物理底层, 触发器内部是由极其复杂的晶体管组成的. 如果时钟信号进入触发器内部后, 到达采样核心的物理布线延迟, 比数据信号的布线延迟还要长很多, 就会出现一种奇特的现象: 数据就算在时钟沿之后才到达芯片引脚, 也能赶在内部时钟沿之前稳定下来. 此时, 从外部引脚来看, 建立时间tsut_{su}tsu就是负值.

建立时间 (tsut_{su}tsu) 是触发器这个器件自身的固有物理属性(由制造工艺和内部晶体管决定), 它印在器件的数据手册里, 是一个死数值.

题目

信号测试发现有回沟, 可能原因是(ABC)

A、没有在末端测试;
B、信号走线拓扑不好;
C、信号经过的连接器角度, 连接器阻抗不连续导致的.

在高速数字电路中, 回沟是一个非常致命的波形畸变, 是指信号在上升或下降过程中, 没有平滑地一次性到达目标电平, 而是中途突然回头跌落一下, 然后再继续上升, 形成一个非常单调地凹槽.

如果这个回沟刚好穿过了接收端芯片的逻辑判断阈值(比如穿过了VILV_{IL}VIL和VIHV_{IH}VIH之间的死区), 就会导致触发器发生双击 (Double Clocking), 系统会把一个时钟脉冲误认成两个, 直接导致逻辑彻底错乱.

回沟的根本原因

阻抗不连续与反射

信号在传输线上遇到了阻抗变化, 导致了能量的反射 (Reflection). 当反射回来的电磁波与源端正在发送的电磁波在某一点发生叠加时, 波形就会发生畸变.

选项A: 这通常是一个测试假象, 信号在末端可能挺好的, 但因为你在中间测试, 叠加了时间差, 看到了畸变, 因此, 测试高速信号的铁律是: 探头必须尽可能靠近接收芯片的管脚.

选项B: 拓扑结构不好通常指的是走线上存在较长的分支 (Stub), 比如一个信号分给两个芯片, 走了一个未经匹配的Y型或者T型拓扑.

选项C: 经过的连接器较多, 一个高速信号如果连续穿过多个板对板连接器, 每一次阻抗突变都会产生一次微小的反射. 这些成群结队的反射波在走线里来回震荡、互相干涉, 不仅会让上升沿变缓, 还极其容易在边沿上叠加出高频的震荡回沟.

题目

网口变压器的功能主要有(BCD)

A、改善EMI特性
B、阻抗匹配
C、隔离
D、信号耦合

选项A: 改善 EMI 特性主要靠共模滤波器(Common Mode Choke)来完成;
选项B: 阻抗匹配, 网络线缆(100Ω)与芯片内部电路阻抗不一致, 变压器通过匝数比将两侧阻抗转换到相互匹配, 使信号功率传输最大化, 减少反射损耗.
选项C: 隔离, 变压器初级和次级线圈之间没有直接电气连接, 仅靠磁场耦合传递信号. 这样可以隔断两端之间的直流和低频干扰, 也防止一侧的高压(如雷击、静电)损坏另一侧的芯片, 同时满足以太网标准对电气隔离的安全要求.
选项D: 信号耦合, 变压器将发送端的差分信号通过磁场耦合传递到线缆, 或将线缆上的信号耦合给接收芯片, 实现能量的交流传递.