TI DSP 28335 ADC触发机制详解：ePWM SOC与Timer0的实战配置
1. ADC触发机制：电机控制中的采样时机选择
在电机控制系统中，ADC采样的精确性直接影响电流环、速度环的控制效果。TMS320F28335提供了多种ADC触发方式，其中ePWM SOC（事件触发）和Timer0（时间触发）是最常用的两种方案。这两种机制的本质区别就像音乐会上的两种节拍器：ePWM SOC像是跟随乐队指挥的手势（事件驱动），而Timer0则是机械节拍器的规律敲击（时间驱动）。
实际项目中，我遇到过因触发方式选择不当导致的采样抖动问题。比如在无刷电机FOC控制中，PWM中点采样必须严格对齐功率管切换时刻，这时ePWM SOC的事件触发就能确保采样时刻与PWM波形严格同步。而电源管理系统中的电压巡检，采用Timer0的固定间隔触发反而更简单可靠。
2. ePWM SOC触发全流程解析
2.1 硬件协同工作原理
ePWM模块与ADC的硬件协同就像工厂的流水线触发系统：当PWM计数器的值等于CMPA寄存器时（好比流水线到达装配工位），会产生SOCA信号触发ADC采样。这个机制的精妙之处在于，它把功率器件开关与信号采样这两个关键操作进行了硬件级同步。
配置时需要特别注意三个寄存器：
- ETSEL.SOCASEL：选择触发源，通常设为4（CMPA上升沿）
- ETPS.SOCAPRD：脉冲生成模式，建议设为1（首次事件即触发）
- CMPA：这个值决定了PWM周期内的具体采样点，比如中点采样通常设为TBPRD/2
2.2 实战配置步骤
在给变频器开发板调试时，我总结出以下配置流程：
- 时钟树配置：
EALLOW; SysCtrlRegs.PCLKCR0.bit.ADCENCLK = 1; // 使能ADC时钟 SysCtrlRegs.PCLKCR1.bit.EPWM1ENCLK = 1; // 使能ePWM1时钟 EDIS;- ADC模块初始化关键点：
AdcRegs.ADCTRL2.bit.EPWM_SOCA_SEQ1 = 1; // 允许ePWM触发SEQ1 AdcRegs.ADCMAXCONV.all = 0x0001; // 2个转换通道- ePWM精细调参经验：
EPwm1Regs.CMPA.half.CMPA = 0x0800; // 中点采样典型值 EPwm1Regs.TBCTL.bit.PHSEN = 0; // 禁用相位加载遇到过的一个坑是忘记配置TBCLKSYNC，导致ePWM时钟不同步。正确的做法是：
SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC = 1; // 同步所有ePWM时钟3. Timer0触发深度优化指南
3.1 时间触发核心参数
Timer0触发就像设定一个智能闹钟，它的精度取决于两个关键参数：
- PRD：周期寄存器，决定触发间隔
- TPR：预分频器，扩展定时范围
在伺服电机编码器采样中，我常用以下公式计算参数：
定时周期(cycles) = 系统时钟(MHz) × 期望间隔(μs)例如150MHz系统时钟下，1ms定时需要：
ConfigCpuTimer(&CpuTimer0, 150, 1000); // 1ms间隔3.2 中断服务优化技巧
Timer0触发最怕中断响应延迟，这里有三个优化经验：
- 在中断服务中尽早启动ADC：
interrupt void TIM0_IRQn(void) { AdcRegs.ADCTRL2.bit.SOC_SEQ1 = 1; // 首条指令 ... }- 使用DMA传输替代中断读取，减少CPU干预
- 预装载采样缓冲区，避免实时内存操作
实测发现，采用查询方式时，加入超时判断更可靠：
while(AdcRegs.ADCST.bit.INT_SEQ1==0 && timeout++<1000);4. 两种触发方案的场景对决
4.1 时序特性对比
通过示波器实测，得到以下关键数据：
| 指标 | ePWM SOC触发 | Timer0触发 |
|---|---|---|
| 抖动范围 | <10ns | ~100ns |
| 最小间隔 | 1个PWM周期 | 1μs |
| 同步精度 | 硬件级同步 | 软件依赖 |
4.2 典型应用选型
在最近的光伏逆变器项目中，两种触发方式这样搭配使用：
- ePWM SOC：用于DC-AC桥臂电流采样，严格对齐PWM开关时刻
- Timer0：用于母线电压检测，每5ms固定采样一次
特殊情况下可以混合使用，比如用Timer0触发启动ePWM，实现可变频率采样。但要注意避免中断冲突，我的经验是：
- 将ADC中断优先级设为最高
- 在PIE控制器中合理分配中断组
- 关键时序段禁用全局中断
5. 调试实战中的避坑指南
5.1 常见故障排查
遇到过最棘手的两个问题：
ADC无触发：检查顺序很重要
- 确认外设时钟使能
- 验证SOC信号是否产生（用GPIO模拟输出）
- 检查ADCCTRL1寄存器配置
采样值跳动：通常是因为
- 未正确配置ADC校准（调用ADC_cal()）
- 采样窗口时间不足（调整ACQ_PS）
- 模拟地未处理好（实测很重要！）
5.2 性能优化技巧
通过寄存器级优化可以获得额外性能提升：
- 关闭未用SEQ模块降低功耗：
AdcRegs.ADCTRL1.bit.SEQ_CASC = 0; // 独立SEQ模式- 使用连续转换模式减少配置时间
- 预装通道选择寄存器避免实时配置
在电机控制项目中，通过将ADC采样时刻调整到PWM周期结束前1μs，成功将采样到输出的延迟降低了30%。这需要精确计算：
采样点 = TBPRD - (转换时间 + 处理延迟)