手把手教你配置C6678的SPI启动：从NorFlash烧写到多核加载的完整流程

C6678多核DSP的SPI启动全流程实战指南

引言

在嵌入式系统开发中，DSP处理器的启动配置往往是项目成功的关键第一步。TMS320C6678作为TI KeyStone架构下的高性能多核DSP，其灵活的启动方式为不同应用场景提供了多样选择。本文将聚焦SPI启动模式，通过实战演示如何将程序镜像从外挂NorFlash加载到多核DSP中运行。

对于需要脱机运行或批量部署的嵌入式产品，SPI NorFlash启动方案因其成本效益和可靠性备受青睐。但在实际项目中，工程师常会遇到启动失败、多核同步异常或镜像校验错误等问题。这些痛点往往源于对启动流程细节的误解或配置不当。

1. 硬件准备与引脚配置

1.1 硬件连接检查

在开始软件配置前，必须确保硬件连接正确无误：

• SPI接口连接：确认C6678的SPI引脚与NorFlash对应连接，特别注意CLK、CS、MOSI、MISO四线基础连接
• 电压匹配：检查DSP与Flash的供电电压（通常为1.8V或3.3V）是否匹配
• 信号质量：建议用示波器检查SPI信号完整性，特别是高速时钟下的信号振铃问题

1.2 启动模式引脚配置

C6678通过上电时采样GPIO引脚状态确定启动方式，SPI模式需要配置以下关键引脚：

提示：GPIO10的地址位宽设置必须与NorFlash实际容量匹配，16位地址最大支持128MB寻址空间

2. 镜像文件生成与转换

2.1 编译生成原始镜像

使用CCS编译工程后，会生成.out可执行文件。这个文件需要经过以下处理流程：

1. Hex6x转换：将.out转换为.hex中间格式

   hex6x -image -o app.hex app.out

2. ROM格式化：生成RBL可识别的引导表

   romparse app.hex -o app.btbl

3. 端序转换：C6678 RBL要求大端格式

   bootconvert6x -e app.btbl -o app.be.btbl

2.2 SPI专用格式转换

使用b2i2c工具将引导表转换为SPI NorFlash可烧录的格式：

b2i2c -f app.be.btbl -o app.dat -b 128 -a 24

关键参数说明：

• -b 128：指定128字节块大小，与RBL读取单元匹配
• -a 24：24位地址模式，需与GPIO10配置一致

转换后的.dat文件结构如下表所示：

3. NorFlash烧写与验证

3.1 Flash烧写工具配置

推荐使用TI提供的Flash烧写工具或第三方编程器。关键烧写参数：

• 编程算法：选择NorFlash对应厂商的算法
• 擦除设置：建议全片擦除确保干净环境
• 校验级别：启用逐字节校验保证数据完整

3.2 烧写操作步骤

1. 连接编程器并识别Flash器件
2. 加载转换后的.dat文件
3. 设置起始地址为0x000000（必须从Flash起始位置烧写）
4. 执行烧写并验证校验和

注意：烧写完成后建议断电重新上电，避免缓存导致读取异常

4. 多核启动同步机制

4.1 从核唤醒流程

C6678启动时只有Core0主动运行，其他核心需要通过IPC中断唤醒：

1. 从核初始化：RBL将辅助核置于等待中断状态
2. 主核设置：Core0完成自身初始化后，设置各核的BOOT_MAGIC_ADDRESS
3. 触发唤醒：通过IPC中断唤醒从核

   // 示例唤醒代码 IPCGRx = CORE_ID; // 设置目标核ID IPCSETx = 0x1; // 触发IPC中断

4.2 共享资源同步

多核同时启动时需注意以下资源共享冲突：

• DDR控制器：避免多核同时初始化
• 外设寄存器：关键外设应设置访问锁
• 全局变量：使用原子操作或内存屏障

推荐同步策略：

1. Core0完成所有全局资源初始化
2. 通过共享内存标志位通知其他核心
3. 各核检测到标志位后开始执行应用代码

5. 常见问题排查

5.1 启动失败诊断步骤

当DSP无法正常启动时，建议按以下流程排查：

1. 检查硬件配置：

   • 确认电源稳定无跌落
   • 测量时钟信号频率和幅值
   • 验证复位电路时序

2. 验证SPI通信：

   • 用逻辑分析仪捕获SPI波形
   • 检查CS信号是否正常使能
   • 确认CLK极性和相位配置

3. 分析启动日志：

   • 通过UART输出调试信息
   • 检查RBL执行阶段是否完成
   • 验证镜像校验和

5.2 典型错误解决方案

6. 性能优化技巧

6.1 启动加速方案

• 镜像压缩：使用RLE等简单压缩算法减少传输量
• 关键代码优先：将启动必需代码放在首个数据块
• 时钟动态调整：启动后提升SPI时钟频率

6.2 多核加载优化

1. 并行加载：

   // 各核独立加载专属代码段 #pragma CODE_SECTION(core1_func, ".core1_section") void core1_func(void) {...}

2. 内存布局优化：

   • 将各核代码放在不同L2存储体
   • 避免跨核内存访问冲突

3. 延迟初始化：

   • 非关键外设延后初始化
   • 动态加载非必要功能模块

在实际项目中，我们曾通过优化内存布局将8核同步启动时间从120ms缩短至65ms。关键是将各核的初始化代码分散到不同的L2存储体，避免了内存访问冲突导致的等待状态。