当前位置：首页 > news >正文

AI SoC全芯片DFT实战

news 2026/4/24 22:39:12

景芯DFT实战课

景芯团队DFT专家老师授课，一对一辅导，主打文档+服务器实战，通过3个系列课程依次完成HD6850各个关键子系统的DFT设计实战后，再完成下图全芯片TOP DFT实战，让您快速超越同龄人！我们不卖视频，只提供免费导学视频，景芯团队始终坚信实践和服务才是景芯训练营+design service的核心。

基础实战课程将上图橙色子系统独立做成AI MCU芯片来教学，AI MCU采用低功耗RISC-V自研架构，全部自研实现了AXI总线矩阵、AHB总线矩阵、MIPI DPHY软核、ISP-Lite、NPU-lite、SRAM、DMA、UART、I2C、QSPI/SPI等常用IP，AI MCU项目设计验证架构如下：

DFT课程1：40nm DFT hieraychy实战

为了满足不同经验的学员需求，景芯团队DFT老师开发了hierarchy与flatten两套环境进行实战，flatten用以快速入门，hierarchy用以实战提升。

Part.1

flat flow实战目录

Part.2

hierarchy flow实战目录

进阶课采用橙色子系统作为单独的AI MCU芯片来进行实战，采用hierarchy flow进行实战。景芯橙色域子系统分为三个subchip子系统，包括media_wrapper、amba_wrapper、cpu_wrapper三个subchip，完成每个子系统的DFT后，然后进行TOP的DFT实战。

DFT课程2：12nm DFT CPU hieraychy实战

为了完成sharbus memory bist、occ、edt、12nm DC综合、scan、gray_box、ATPG、mbist仿真、dc/ac仿真、formal(rtl2rtl、rtl2netlist、netlist2netlist)等hierarchy DFT flow，我们特选取HD6850项目的多核处理器进行12nm DFT flow实战，包括12nm综合、12nm Formality等flow，全网唯一DFT高级实战课！

DFT课程3：12nm HD6850全芯片DFT实战

课程3将会完成景芯HD6850全芯片DFT实战设计，难度大，芯片整体结构如下图所示：

Top：riscv_soc_top；

Harden block：filter_wrapper/cpu_wrapper/shtd_wrapper/aon_wrapper；其中cpu_wrapper下面又包含一个子模块cortexa7_core；

filter_wrapper/aon_wrapper是纯数字模块，按照正常流程走即可。

1.make mbist：插入mbist测试逻辑；

2.make occ_edt：插入occ和edt，为scan测试做准备；

make gen_file：将tsdb目录下的文件整理成vcs可读的filelist，方便综合和vcs仿真；

make pat_gen：生成mbist_pattern，无需改动design；

3.make syn：将做完mbist的rtl综合成netlist，可以用for_synthesis.tcl，也可以用gen_file生成的dft_filelist；

4.make scan：将所有的寄存器按照需求串chain

make graybox：抽出graybox网表(包含ijtag逻辑和wrapper逻辑)，顶层block可以只带graybox网表做dft或者仿真，加速流程。

make dc_ext：根据graybox网表跑external atpg，跑通即可，无需关注覆盖率等信息

make dc：stuck at向量生成，需要read dc_ext fault，提高覆盖率

make ac：transition向量生成

5.make mbist_sim：mbist仿真

make dc_sim：stuck at仿真

make ac_sim：transition仿真

shtd_wrapper内部包含mipi phy，需要特殊处理。

1. make mbist：phy内部一般不含memory，即使有memory也不需要做mbist(phy内部自带电路测试)，无需特殊处理；

2. make occ_edt：注意解决phy内部的drc；

3. make syn：吃入phy的db优化时序，也可不吃；

4. make scan/dc/ac/ext：需要读入phy的tcd文件，一般ip厂商会提供ctl文件(Synopsys专用格式)，需要使用工具将ctl文件转译成tcd文件；phy内部的register需要单独串chain，不允许和shtd_wrapper内的寄存器串在同一条chain上。

5. make mbist_sim/dc_sim/ac_sim：需要吃phy的netlist；

cpu_wrapper/cortexa7_core需要做sharebus mbist，流程也会有所不同。

1. make mbist：cortexa7_core中memory的sharebus mbist逻辑已经集成在了cpu_wrapper中，无需做mbist，直接从occ_edt开始做；待cortexa7_core做完之后才可做cpu_wrapper的mbist，cpu_wrapper做完mbist后，需要将cortexa7_core部分rtl删除，只需要将tsdb中的cortexa7core.v删除即可；

2. make occ_edt

3. make syn

4. make scan/dc/ac/ext

5. make mbist_sim/dc_sim/ac_sim

riscv_soc_top为芯片的顶层，待所有block完成之后才可开始做dft；

1. make mbist：注意bscan相关IO的处理；

2. make occ_edt：无论顶层是否有logic，建议都要当作正常模块来做，这里要做好retarget准备，合理分配io数量和测试模块；

3. make syn；

4. make scan/dc/retarget_mode_transition/retarget_mode_stuck：顶层没有logic，无需做ac；

5. make mbist_sim/dc_sim/ac_sim/retarget_dc/retarget_ac：mbist仿真包括bscan和repair仿真，不需要仿真的模块可以吃graybox，加快仿真进程；

Part.06

课程报名微信，扫描咨询我们吧