SI理论基础

信号完整性概念

广义上讲，由于互连、电源、器件等引起的所有信号质量及延迟等问题。Signal Integrity，简称SI。SI的设计目的：控制信号失真，确保正确传输信息。

数字信号的频域表示

占空比为50%的方波信号可以表示成无穷个正弦函数的叠加



高频分量越多，上升时间越短，即“上升时间”决定了信号中有多少高频成分。

如何划分频段：

• 所有的频谱分量都对信号有用。
• 不同频率分量对信号的影响大小不同。
• 互联通道对高频信号的损耗很大，我们不可能在无穷的频段范围内考虑互联通道的性能。
• 当我们关注的带宽大于某一频点，那么合成的波形可能不会有太大的失真。

传输线基础

相关总结

基础概念：

• 所有走线都是传输线，信号传输是一个动态的过程，传输线上传输的是能量，载体是电磁场。是电磁场引发电压电流，而不是电压电流引发电磁场。
• 传输线上的电压如浪头般前进，斜坡占据一定空间跨度
• 电流有两个方向，电流环路方向、传输方向，相互独立
• 表层走线比内层走线上信号传输速度快
• 信号感受到的永远是瞬时阻抗，只有均匀传输线才有特性阻抗。常见传输线结构与阻抗：
  • 微带线（Microstrip）：信号层在表层，参考平面在相邻内层。阻抗通常为50Ω（单端）或100Ω（差分）。
  • 带状线（Stripline）：信号层夹在两个参考平面之间。阻抗更稳定，但布线复杂度高。
  • 共面波导（Coplanar Waveguide）：信号线与同层GND共面，适合高频电路。
• 线宽、介质厚度、介电常数、铜箔厚度等影响特性阻抗
  • 介质越厚，电容越小，阻抗越高（如PCB中芯板厚度增加→Z0升高）。
  • 线宽越窄，电感增大、电容减小，阻抗越高。
  • 介电常数（Dk）越高，电容越大，阻抗越低（如FR-4的Dk≈4.2，高频板材Dk可能更低）。
  • 信号线与参考平面（GND/VCC）距离越远，电容越小，阻抗越高。
• 参考平面是传输线的一部分，承载返回电流、阻抗控制，与网络属性无关
• 返回电流中高频部分分布在走线正下方，紧随走线
• 较好的参考平面是与信号有关的GND或VCC平面
• 临近线的翻转状态会影响信号感受到的阻抗，影响大小与线间距有关。
• 导体损耗、介质损耗是两大主要损耗源，趋肤效应、临近效应、表面粗糙度等影响导体损耗。

经验法则：

• PCB上信号速度大约是6mil/ps，即6000mil/ns。
• 信号延迟大约167ps/inch，1 inch=1000mil。
• 50欧姆阻抗控制线单位长度电容约为3pF/inch。
• 50欧姆阻抗控制线单位长度电感约为8nH/inch。
• 铜箔厚度每增加0.5盎司，阻抗约减小1欧姆
• 内层走线，走线一侧介质厚度是另一侧的4倍以上时，可以认为走线只有一个参考平面（距离较近的平面）
• 走线下方距离走线中心3倍介质厚度处，返回电流密度减小为最大值的10%
• 铜导体的趋肤深度，1GHz时约2.1um，50MHz时约1/4盎司

提高设计成功率的良好习惯：

• 对PCB走线进行阻抗控制
• 不要参考与信号无关的VCC或GND平面
• DDR中同组信号走同一个布线层
• PCB板上重要的信号优先布线，安排在有连续参考平面的信号层

信号参考GND平面和VCC平面

信号参考 GND 平面和 VCC 平面是 PCB 设计中常见的两种回流路径选择，它们的作用和原理有所不同，但都服务于信号完整性和电磁兼容性（EMC）的需求。关键区别总结：

建议：

• 优先参考 GND：在可能的情况下，尽量让信号层与 GND 平面相邻，以降低噪声风险。
• 电源平面处理：若必须参考 VCC 平面，需加强去耦电容设计，确保高频情况下 VCC 与 GND 之间的低阻抗连接。
• 仿真验证：通过 SI/PI 仿真工具（如 ADS、HFSS）分析回流路径和信号质量。

信号参考GND平面

• 主要目的：是的，信号参考 GND 平面的核心目的是为信号电流提供一条低阻抗的回流路径。
• 工作原理：
  • 根据电流环路最小化原则，高频信号电流会通过距离信号线最近的参考平面形成闭合回路，从而减小环路面积，降低电磁辐射和串扰。
  • GND 平面通常作为系统的公共参考点，具有稳定的电位，能够有效屏蔽噪声。

信号参考VCC平面

• 主要目的：参考 VCC 平面并不是为了“回流”本身，而是为了维持信号完整性和控制阻抗，尤其是在以下情况：
  • 电源平面作为参考层：在多层 PCB 中，当信号层相邻的是 VCC 平面而非 GND 平面时，信号会以 VCC 平面作为参考。
  • AC 耦合效应：对于高频信号（如数字信号或射频信号），VCC 平面通过去耦电容与 GND 平面在交流（AC）条件下形成低阻抗路径，因此信号电流可以通过电容耦合到 GND，完成回流。
• 优势与注意事项：
  • 阻抗控制：参考 VCC 平面可以帮助维持特征阻抗的稳定性（例如微带线或带状线结构）。
  • 风险：若 VCC 平面存在噪声或电压波动，可能影响信号质量，因此需要确保电源平面的干净和稳定性。

Gbps高速差分过孔为什么加伴随GND过孔

为什么只有均匀传输线才有特性阻抗

• 核心定义：特性阻抗Z0的定义基于一个理想假设——传输线在长度方向上具有均匀的横截面和均匀的材料特性。这意味着单位长度的电阻 ®、电感 (L)、电导 (G) 和电容 © 这四个分布参数在整条线上是恒定不变的。
• 波动方程的解：只有在这些参数恒定的条件下，传输线方程的解才能导出一个恒定的Z 0 = ( ( R + j ω L ) / ( G + j ω C ) ​ ) 1 2 Z0=((R+jωL)/(G+jωC)​)^{\frac{1}{2}}Z0=((R+jωL)/(G+jωC)​)21​。这个阻抗代表了电磁波在无限长的均匀传输线上传播时所“看到”的瞬时阻抗。
• 物理意义：在均匀传输线中，信号每前进一个微小段，遇到的电气特性（L和C的比值）是完全相同的，因此阻抗是恒定的。

非均匀传输线的情况：
如果传输线不均匀（例如，线宽发生变化、介质厚度变化、拐弯处、过孔附近等），情况就完全不同了：

• 不存在唯一的特性阻抗：由于不同位置的单位长度L和C值不同，整条线没有一个全局统一的特性阻抗。
• 局部阻抗：在这种情况下，我们更常讨论的是局部瞬时阻抗。信号在传播过程中，会不断遇到变化的阻抗。
• 导致信号完整性问题：每当信号的瞬时阻抗发生变化（即阻抗不连续点），就会发生信号反射，导致：
  • 信号振铃
  • 过冲/下冲
  • 边沿退化
  • 时序错误

实际PCB设计中的“均匀”概念：
在实际工程中，“均匀”是一个相对概念。我们通过精心的设计来尽可能保证传输线在关键路径上的均匀性：

• 保持恒定线宽：高速信号线应避免不必要的线宽变化。
• 保持与参考平面的距离一致：避免信号线跨分割平面或经过不同介质厚度的区域。
• 控制弯曲角度：使用45度角或圆弧拐弯，而不是90度直角，以最小阻抗突变。
• 过孔的补偿：过孔是典型的阻抗不连续点，需要通过反焊盘设计或背钻等技术进行补偿。

总结：

• 严格来说：只有理想的均匀传输线才拥有一个定义明确、恒定不变的特性阻抗。
• 工程实践：PCB设计的目标就是使高速信号路径尽可能“均匀”，以维持一个稳定的特性阻抗，从而实现阻抗匹配，避免信号反射。
• 分析工具：对于复杂的非均匀结构（如过孔、连接器），需要使用全波电磁仿真软件（如HFSS, CST）来分析其S参数和时域响应，而不是用一个简单的Z0来描述。

焊盘、反焊盘和热焊盘

PCB中什么是反焊盘

核心定义：

• 反焊盘，也称为隔离焊盘，指的是在PCB的内层电源平面或接地平面上，围绕一个过孔 或通孔焊盘故意开设的一块无铜区域。你可以把它理解为一个“隔离区”或“禁布区”，其目的是防止过孔的金属柱与内层的铜平面发生直接的电气连接（即短路）。

反焊盘的核心作用有两个层面：

• 基础作用：电气隔离
  在负片工艺 的内电层中，默认整个层面都是覆铜的。当一个过孔穿过这个平面时，如果不做任何处理，过孔就会和平面短路。反焊盘就是在铜面上挖出的一个洞，确保过孔与平面之间保持安全的电气间隙。
• 高级作用：改善信号完整性（高速设计关键）
  这是反焊盘更重要的价值所在。对于高速信号过孔，反焊盘通过控制铜皮与过孔的间距，来减少寄生电容，从而控制阻抗，提升信号质量。
  • 减少寄生电容：过孔的金属柱和附近的铜平面会形成一个寄生电容。这个电容会对高频信号造成衰减，减慢信号边沿速度。反焊盘增大了间距，减小了电容。
  • 控制阻抗：高速信号路径需要保持阻抗连续。过孔处的阻抗会突然下降，通过优化反焊盘的尺寸（通常比过孔焊盘大一定量），可以补偿这种阻抗突变，使整个通道的阻抗更加一致。

反焊盘与焊盘和热焊盘

热焊盘（标准、正式的工程术语），也称为热释放焊盘或花焊盘，是一种特殊的PCB焊盘连接方式。当焊盘需要连接到电路板内层或表层的大面积覆铜（通常是电源或接地平面）时，它不是用完整的实心铜皮直接连接，而是通过几条细小的“辐条”或“桥梁”来连接。

设计要点与影响：

• 尺寸设计：反焊盘的直径通常比过孔焊盘的直径大一定的值（例如，大8-20 mil）。这个值需要根据叠层结构、阻抗要求和信号频率通过仿真或计算来确定。
• 负面影响：过大的反焊盘会割裂电源/地平面，减小平面面积，可能影响电源完整性和屏蔽效果。因此需要在隔离和平面完整性之间取得平衡。
• 现代设计工具：如Altium Designer、Cadence等EDA软件会自动为穿过电层的过孔添加反焊盘，但其默认尺寸可能需要根据高速设计规则进行手动优化。

为什么需要反焊盘

核心原因：防止在“负片”工艺中发生短路，这是最根本的原因，与PCB的制造工艺密切相关。

• 内电层（电源、地平面）的两种工艺：
  • 正片工艺：用线条和形状来定义“有铜”的区域。这是我们最熟悉的信号层的做法。
  • 负片工艺：用线条和形状来定义“无铜”的区域。整个层面默认都是覆铜的，你需要“挖掉”铜皮来创建隔离和走线。内电层绝大多数情况下都采用负片工艺，因为它效率高、数据量小。
• 如果没有反焊盘会怎样？
  在负片工艺中，整个内电层最初是一整片铜。当你的过孔穿过这个平面时，如果你不明确地告诉制造软件“请在这里挖一个洞（即反焊盘）”，软件就会默认这个过孔和整片铜皮是连接在一起的，从而导致短路，即使它们的网络名称不同。

所以，反焊盘的根本作用就是：在负片工艺的内电层上，强制性地挖出一个隔离圈，确保不同网络的过孔和铜平面之间保持安全的电气间隙。

高级原因：控制阻抗与信号完整性（高速设计），即使不考虑负片工艺，在正片工艺中，反焊盘的尺寸也至关重要。

• 寄生电容：一个过孔悬在铜平面附近，会形成一个寄生电容。这个电容的公式是 C∝A/d（电容与正对面积成正比，与距离成反比）。
• 阻抗不连续：这个寄生电容会使高速信号在通过过孔时，感受到的瞬时阻抗突然降低，导致信号反射，劣化信号完整性。
• 反焊盘的作用：通过增大反焊盘的直径，你实际上增加了过孔柱与铜平面之间的距离d，从而显著减小了寄生电容，使得过孔处的阻抗变化更平缓，更接近传输线的特性阻抗。

所以，在高速设计中，反焊盘的尺寸不是一个随便的值，而是需要根据叠层结构、目标阻抗等参数通过仿真来精确计算的。

PCB软件在负片层上的默认逻辑

• 初始状态：将一个内层设置为GND网络，并定义为负片。软件认为这一整层都是GND铜皮。
• 打过孔：你放置了一个信号过孔（比如网络名为CLK），它穿过了这个GND负片层。
• 软件的行为：
  • 软件看到这个过孔，但它不会因为这个过孔的网络是CLK而自动在GND铜皮上挖一个洞。
  • 为什么？ 因为在负片逻辑下，软件“等待”您给出明确的指令，告诉它“在哪里挖洞”。这个指令就是反焊盘。
  • 如果没有反焊盘，软件就认为您不需要做任何处理，那么过孔就会直接“浸泡”在这一整片GND铜皮中，导致CLK网络和GND网络短路。

结论：在负片工艺中，“不同网络自动避开”这个规则不适用。 它的规则是“默认全连接，除非你显式地挖开”。

为什么内电层要使用这种“反直觉”的负片工艺：
主要是为了效率和数据量：

• 极高的效率：对于一个电源平面，95%以上的面积都是铜皮。如果用正片画，需要画一个巨大的多边形覆铜，软件需要花费大量计算资源去填充和检查。而用负片，只需要画几条线来定义“分割区”和“反焊盘”，数据量极小，处理速度极快。
• 强大的电流承载能力：负片默认的整片铜皮非常适合为芯片提供低阻抗的电源路径。

现代软件的辅助功能：
你可能会想，软件难道不能智能一点吗？确实，现代EDA软件增加了安全机制来防止这种错误：

• 设计规则检查：您会设置一个规则，比如“不同网络之间的间距至少为0.2mm”。当您运行DRC时，软件会检查出所有在负片层上没有正确添加反焊盘的过孔，并报错提示“不同网络间距不足”或“短路”。
• 自动生成反焊盘：大多数软件在你放置过孔时，会自动为其在负片层上生成一个默认尺寸的反焊盘。这其实是软件帮你做了“挖洞”这一步。但这个默认尺寸可能不适合高速信号，需要你根据阻抗要求去手动优化。

串扰基础理论

串扰的定义

当PCB上走线间距较近时，一条走线上传输信号，会在临近的走线上引起噪声，这种现象称为串扰。

串扰的危害：

• 幅度噪声：噪声叠加在受害信号的高低电平上，影响眼图高度。
• 抖动：噪声叠加在受害信号的跳变边沿上，影响时序或者眼宽。

串扰形成的根源

• 根源：耦合
• 耦合路径：电场、磁场
• 耦合方式：容性耦合、感性耦合

感性耦合和容性耦合区别

在信号完整性（SI）和电磁学中，感性耦合（电感耦合）和容性耦合（电容耦合）是两种基本的串扰机制。

• 容性看电压，电场耦合，间距拉开降电容。
• 感性看电流，磁场耦合，回路缩小减互感。
• 近端两者相加，远端两者相减（均匀介质中）。

在实际PCB中，两种耦合总是同时存在，只是根据频率、走线结构和介质不同，主导角色会变化。例如：表层微带线通常感性耦合略强；内层带状线两者接近相等，远端串扰较小。

物理本质与产生原因

• 容性耦合：由两根导体之间的寄生电容引起。当干扰线上的电压变化（dV/dt）时，通过电容在受害线上产生位移电流。
• 感性耦合：由两根导体回路之间的互感引起。当干扰线上的电流变化（dI/dt）时，通过互感在受害线上感应出电动势（电压）。

耦合方向与极性

• 容性耦合：在受害线上产生的噪声电流方向，是从干扰线指向受害线、再流向参考平面。噪声电压与干扰信号的变化趋势正相关（上升沿产生正尖峰）。
• 感性耦合：在受害线上产生的感应电压极性，总是试图阻碍干扰电流的变化（楞次定律）。干扰电流上升时，受害线近端噪声为正、远端为负（在微带线中）。

对走线结构的敏感度

容性耦合：

• 对线宽敏感（影响平行板电容）
• 对介电常数（εr）敏感
• 对走线并行的长度敏感
• 受焊盘、过孔等突变影响大

感性耦合：

• 对回路面积极其敏感（互感与面积成正比）
• 对线间距非常敏感（随间距平方或立方衰减）
• 对参考平面的完整性（是否开槽、跨分割）极其敏感

抑制方法差异

抑制容性耦合：

• 增加线间距（降低Cm）
• 降低介电常数（换材料）
• 在受害线两端对地加电容（分流高频噪声）
• 使用屏蔽线（外层接地的金属编织网）

抑制感性耦合：

• 减小回路面积（让回流路径紧贴信号线）
• 增加线间距（降低Lm）
• 避免参考平面开槽或跨分割
• 使用双绞线（使相邻绞环的互感相互抵消）
• 在受害线上串联共模扼流圈

近端干扰和远端干扰

在信号完整性（SI）中，近端串扰（NEXT, Near-End Crosstalk）和远端串扰（FEXT, Far-End Crosstalk）是两种主要的干扰模式。它们的核心区别如下：

• 两者测量位置不同：
  • 近端串扰：干扰信号在靠近发送端的同一侧被测量。即干扰线发送信号时，在受害线的同一端（近端）测到的噪声。
  • 远端串扰：干扰信号在远离发送端的另一侧被测量。即干扰线发送信号，在受害线的另一端（远端）测到的噪声。
• 耦合机制与时延差异
  • 近端串扰：由容性耦合和感性耦合共同作用，两者在近端相加，因此噪声幅度通常较大。
  • 远端串扰：容性与感性耦合在远端相减。在均匀介质中两者几乎抵消，但在非均匀介质（如常见PCB的微带线）中，感性耦合通常略大，导致远端噪声为负脉冲。远端串扰的脉宽等于耦合区域的时间延迟，幅度随耦合长度增加而增加（但受限于饱和长度）。
• 典型波形与幅度特性
  • 近端串扰：脉冲宽度为两倍的耦合区域传输延迟（2×TD），幅度受线长影响，最终趋于饱和（不随长度无限增加）。
  • 远端串扰：脉冲宽度约等于耦合区域的传输延迟（TD），幅度随耦合长度线性增加，直至出现饱和。
• 对系统的影响差异
  • 近端串扰：对全双工系统（如以太网、DDR数据总线）影响严重，因为它会直接干扰发送端的接收电路。
  • 远端串扰：对高速单向链路（如PCIe、背板通信）影响更大，它会叠加在远端接收端的信号上，造成信号抖动和眼图闭合。
• 抑制方法差异
  • 抑制近端串扰：增加线间距（3W原则）、使用带状线（内层走线）、采用差分信号。
  • 抑制远端串扰：除了增加间距，使用均匀介质（如带状线）可有效降低远端噪声，因为能使容性与感性耦合更接近抵消。

TD（Time Delay）：指信号在耦合区域传播所需的时间。

总结：近端看相加、远端看相减；近端脉宽双倍、远端脉宽单倍；近端饱和、远端增长。

为什么近端相加、远端相减

建立模型：干扰线vs.受害线

• 想象两条平行走线，信号从左端进入干扰线向右传播。我们在受害线的左端（近端）和右端（远端）分别观察噪声。

容性耦合：注入“电流源”

• 本质：干扰线上的电压变化（dV/dt）通过寄生电容，向受害线注入位移电流。
• 电流方向：这个电流会同时向左右两个方向分流，各占一半。
  • 一半流向近端（左）。
  • 一半流向远端（右）。

感性耦合：感应“电压源”

• 本质：干扰线上的电流变化（dI/dt）通过互感，在受害线上感应出一个电压源。
• 电压极性（关键）：根据楞次定律，感应电压会阻止干扰电流的变化。
  • 当干扰电流上升（di/dt > 0）时，感性耦合在受害线上产生的电压极性是：近端正、远端负。
  • 在近端，感性耦合驱动的电流方向并不是从近端（左）流向远端（右）——这是对环路电流的误解。实际上，在近端测量点，感性耦合和容性耦合产生的电流方向是相同的（都流出受害线），所以相加，而不是相减。
  • 标准传输线理论的结论（参见Howard Johnson或Eric Bogatin的教材）：感性耦合的等效电路是一个串联在受害线上的电压源Vs，极性为近端正，远端负。这个电压源会驱动一个环路电流。在受害线导体上，电流的方向是从远端（负端）流向近端（正端），即从右向左！为什么？因为电流在电压源内部是从负端流向正端，在外部电路（受害线导体+接收器+参考平面）中是从正端流向负端。但外部电路的路径是：正端（左）→ 接收器 → 参考平面 → 负端（右）。

总结：

• 近端（相加）：
  • 无论是容性还是感性耦合，它们产生的效果都是使电流从近端接收器流出。对接收器而言，这相当于同一个方向的噪声，所以两者相加，导致近端串扰（NEXT）幅度较大。
• 远端（相减）：
  • 容性耦合想让电流流入远端接收器（产生正噪声）。
  • 感性耦合想让电流流出远端接收器（产生负噪声）。
  • 两个效果正好相反，所以它们相减。如果两者强度相等（在理想带状线中），远端串扰（FEXT）甚至能完全抵消为零。
• 这完美解释了为什么微带线（表层）（非均匀介质）的远端串扰是负脉冲（感性略强），而带状线（内层）（均匀介质）的远端串扰几乎为零。

为什么常见PCB的微带线（表层走线）是非均匀介质，带状线（内层走线）是均匀介质

1、微带线：为什么是非均匀的？

• 结构特点：
  • 微带线位于PCB的顶层或底层。
  • 信号线（铜皮）上方是空气（或阻焊层，阻焊层的介电常数约3.5，与空气不同，但仍远低于FR-4）。
  • 信号线下方是PCB基材（FR-4）。
  • 参考平面（地平面）在信号线下方，位于基材的另一侧。
• 电场分布：
  • 信号线与参考平面之间电磁场的电场线，一部分穿过FR-4（介电常数约4.2），一部分穿过空气（介电常数约1.0）。
  • 由于空气和FR-4的介电常数差异很大（约4倍），电磁波在传播时，不同比例的电力线分布在不同的介质中。
  • 更关键的是，随着频率变化，电场在空气和FR-4中的分布比例会轻微变化，导致有效介电常数随频率变化（色散效应）。
• 为什么叫“非均匀介质”？
  • 电磁波感受到的有效介电常数εeff是一个介于空气和FR-4之间的加权平均值，不是单一材料常数。
  • 从电磁场角度看，传播空间由两种不同的介质（空气+FR-4）组成，介质分布不均匀（单侧不均匀）。

2、带状线：为什么是均匀的？

• 结构特点：
  • 带状线位于PCB的内层。
  • 信号线上下都有参考平面（双参考平面）。
  • 信号线的上下左右全部被同一种PCB基材（FR-4）完全包围（上下是FR-4，两侧也是FR-4，除非线间距极近）。
  • 没有空气接触。
• 电场分布：
  • 信号线与上下参考平面之间的电场线完全在FR-4内部。
  • 电磁波传播路径上的介质是单一、均匀的FR-4。
• 为什么叫“均匀介质”？
  • 电磁波感受到的有效介电常数就是FR-4的介电常数εr（约4.2），不随频率变化（理想情况下）。
  • 从电磁场角度看，传播空间是单一介质，介质分布完全均匀。

3.、为什么不能把微带线做成均匀的？

• 你可能会想：如果在微带线上面再压上一层FR-4（像三明治一样），不就均匀了吗？
  • 那就是埋藏式微带线或共面波导，但在标准工艺中，顶层若再覆盖FR-4，要么变成内层（带状线），要么需要特殊工艺（如加阻焊层，但阻焊层介电常数~3.5，仍不是真的均匀）。
  • 实际上，如果微带线表面覆盖足够厚的均匀介电层（如另一块FR-4），它就变成了不对称带状线，虽然不是理想带状线（上下介质厚度不同），但远端串扰会显著减小。
  • 但在标准PCB工艺中，表层要么是空气，要么是薄薄的阻焊层（～0.5 mil），无法提供真正的均匀介质环境。

串扰与蛇形走线

• 绕线最终目的：增加延时。
• 走线长度一样，信号延迟不一定相同。
• 蛇形线内部串扰为近端串扰，跳变方向与信号相同，加速信号传播。
• 蛇形走线怎么绕：
  • 空间允许条件下，尽量使用大Gap值并减小H值。
  • 蛇形走线使用扁平的凸起，延时效果更好。

总结：

• 蛇形绕线使信号加速。
• 蛇形走线使用扁平的突起，延时效果更好。

串扰与保护地线

表层走线与内层带状线情况不同。表层走线，保护地线使用不当会加剧串扰。内层走线，保护地线可以进一步减小串扰。

表层走线：



内层走线：



保护地线：表层，GND过孔

• 拉开间距是减小串扰最有效方法。
• 保护地线使用不当会恶化串扰。
• 保护地线要起到隔离作用，需在地线上密集打GND孔。

保护地线：内层，GND过孔

• 拉开间距3W，串扰＜1%。
• 加隔离线，进一步减小。
• 但使用密集过孔，不再有明显改善。

总结：

• 低频模拟信号，隔离地线效果较好。
• 对于数字信号，表层走线，隔离线可能使串扰进一步恶化，要想起到隔离作用，需要在隔离线上密集打GND孔。
• 内层走线，保护地线有用，是在串扰极小的情况下进一步改善，意义不大。可在对隔离要求极其苛刻情况下使用。
• 内层走线，密集GND过孔没有明显效果。
• 拉开间距，是减小串扰最可靠、最有效的措施。
• 不要轻易使用保护地线。
• 注意隐藏的风险，未处理的铺铜。
  

串扰基础总结

总结：

• 串扰形成的根源在于电磁耦合。
• 线间距越大，容性耦合、感性耦合越弱。
• 近端串扰容易饱和，饱和长度为Tr/2。
• 近端串扰饱和时，幅度不高，但持续时间长。
• 远端串扰饱和长度非常大，饱和时幅度约为攻击信号的一半。
• 远端串扰幅度高，持续时间短。
• 表层有远端串扰，内层没有远端串扰。
• 宽边耦合远远强于边沿耦合，串扰更大。
• 串扰导致信号边沿抖动，并产生幅度噪声。
• 奇模方式下串扰加速信号，偶模情况下串扰延迟信号。
• 未饱和情况下，上升时间越快，串扰越大。
• 线间距越大，串扰越小。
• 内层走线间的串扰对间距更敏感。
• 介质厚度越大，串扰越大。
• 阻抗控制线，介电常数越小，串扰越小。
• 未饱和情况下，上升时间越快，串扰越大。
• 攻击信号幅度越大，串扰越大。
• 串扰噪声也会反射，使情况进一步恶化。

减小串扰的常用方法：

• 增大走线间距。
• 最小化信号间平行长度。
• 相邻的信号层，走线彼此正交。
• 在内层布线，以消除远端串扰。
• 在满足时序要求的前提下，增大信号的上升时间。
• 敏感的重要信号远离高噪声高摆幅的信号。
• 阻抗控制情况下，使用低介电常数的板材。
• 做好匹配端接，减小串扰噪声的反射。

哪些地方应关注串扰：

• 表层：注意长距离的并行走线。
• 内层：注意传输方向相反的信号间串扰。
• 一组并行走线中的CLK。
• 一组并行走线中的Reset信号。
• 一组并行走线中的使能信号。
• 连接器处（引脚定义）。

经验法则：

• 50欧表层线，线间距为1W时，耦合电容占5%。耦合电感占15%。
• 50欧表层线，近端串扰
  • 线间距为1W，约5%。
  • 线间距为2W，约2%。
  • 线间距为3W，约1%。
• 50欧内层线，近端串扰
  • 线间距为1W，约7%。
  • 线间距为2W，约2.5%。
  • 线间距为3W，小于1%。
• 攻击线很多时，最大近端串扰
  • 线间距为1W，表层约14%，内层约12%。
  • 线间距为2W，表层约5%，内层约4%。
  • 线间距为3W，表层约3%，内层约1%。
• 表层隔离地线上的GND孔间距小于1.5Tr，距离单位为mil，Tr单位为ps。如果攻击信号上升时间为1ns，隔离地线上孔间距应小于1500mil。

提高设计成功率的良好习惯：

• 尽量减小并行走线长度。
• 如果空间允许，尽量拉开线间距。
• 重要信号走内层。
• 相邻信号层正交布线。
• Reset信号不要走在一组平行线中间。
• 连接器中分配多个GND或VCC引脚，隔开信号引脚。
• 敏感信号远离幅度较高的IO信号。

走线跨分割

总结：

• 跨分割处阻抗不连续，信号上升时间越小，感受到的阻抗变化量越大。
• 多条走线跨分割时，串扰急剧增加。
• 内层走线，如果走线另一侧还有一个连续参考平面，可减小跨分割的影响。
• 跨分割会引起腔体谐振，导致信号中某些频率成分的反射、损耗急剧增加。
• 腔体谐振会恶化串扰。
• 边沿较缓的信号跨分割时，合理的PDN去耦系统设计能在一定程度上减小跨分割的影响。
• 边沿较快的信号跨分割时，PDN去耦电容的作用非常有限。
• 分割平面紧邻一个完整平面，中间介质越薄，跨分割影响越小。

提高设计成功率的良好习惯：

• 敏感信号不要跨分割
• 如果跨分割不可避免，合理安排走线层让边沿较缓的信号跨分割。
• 多层板中，电源层紧邻GND层，中间使用薄介质。
• 多层板中，重要信号走内层，走线一侧放置完整GND平面。

差分互连

总结：

• 差分对中两个信号是独立的。
• 差分对能否传输信息与是否平行走线，是否有耦合无关。
• 耦合布线是为了提高 传输性能。
• 差分对中任何不对称都会产生模态转换。
• PCB上差分信号返回电流主要集中在返回平面内。
• 奇模阻抗、偶模阻抗是一根线上的单端信号在不同模态下感受到的阻抗。
• 差分阻抗、共模阻抗是两个组合分量感受到的阻抗。
• 奇模阻抗小于单根线的特征阻抗，偶模阻抗大于单根线的特性阻抗
• 线间距越大，奇模阻抗、偶模阻抗差别越小。
• 内层走线，奇模阻抗、偶模阻抗对线间距更敏感。
• 松耦合比紧耦合综合性能更好。
• 差分、共模分量都会反射。
• 如果单端线距离差分对过近，仍然会产生很大的串扰噪声。
• 等长等距要求中，等长的影响更大。
• 差分对跨分割，主要影响是串扰和EMI。
• 差分信号不等距影响＜不等长影响，间距变化不敏感，等长和等距等长优先。

跨分割对差分信号的影响：

• 平面分割处，差分阻抗增加，差分信号反射。
• 反射量和信号上升沿有关，上升沿越快，反射两越大。
• 串扰加剧（单端对差分，差分对差分）。

跨分割对共模信号的影响：

• 差分对不可能完全对称，共模噪声必然存在，会转换为差分噪声。
• 在分割处共模噪声反射，如果无共模端接，共模噪声会很大。

跨分割对EMI的影响：

• 共模噪声恶化，会增加EMI。

差分对设计原则：

• 差分对设计核心原则：对称、阻抗连续。
• 等长、等距，等长优先。
• 成本压力不大情况下尽量使用松耦合。
• 连续的参考平面。
• 无耦合到有耦合时，变线宽。
• BGA下，可能需要变线宽，线宽线距单独配置，差分阻抗要连续

提高设计成功率的良好习惯：

• 尽可能保证差分对对称、阻抗连续。
• 尽量保证等长等距，等长优先。
• 如果布线空间足够，使用松耦合。
• 合理安排布线层，给差分对一个连续的参考平面。
• 单端走线远离差分对。
• 差分线不要压过孔的反焊盘。
• 差分线不要跨分割。

PCB走线中差分信号在源端和末端做等长的区别

末端（接收端）等长

这是最常用、最推荐的方法。

• 做法：在差分对布线时，先尽量保持平行布线。当需要调整长度时，将较短的哪一根线在靠近接收芯片引脚的位置进行“绕线”补偿，增加其长度，使其与较长的那根线等长。
• 优点：
  • 保证信号时序在接收端对齐：这是最终目的。在接收端进行补偿，能最直接地确保两个信号在被接收器采样时的时序是一致的。
  • 反射影响最小：绕线区域产生的任何阻抗不连续或反射，会发生在信号到达接收端之后或同时。由于信号已经被采样，这些反射对当前比特位的判断影响较小。它们可能会在后续比特位产生干扰，但影响相对可控。
  • 适用于点对点拓扑：对于绝大多数高速接口（如PCIe， SATA， USB， MIPI等），都是点对点连接，末端等长是最佳实践。
• 缺点：
  • 在多负载拓扑中可能不理想：例如在DDR4的Fly-BY拓扑中，信号需要依次到达多个负载。在这种情况下，等长需要在每个负载节点之间分别进行，而不是只在最终末端。

源端（驱动端）等长

这种方法较少使用，通常只在特定场景下考虑。

• 做法：在靠近驱动芯片引脚的位置对较短的信号线进行绕线补偿。
• 优点：
  • 信号同时发出：可以确保差分信号从驱动端发出的初始时刻就是同步的。
  • 在某些特殊拓扑下有用：例如，当一条差分线需要驱动多个分支时（但这种情况本身就不利于高速信号），在源端保证同步可能有一定意义。
• 缺点：
  • 反射问题严重（主要缺点）：绕线区域必然引入阻抗不连续。如果这个不连续点在源端，它产生的反射会沿着整条传输线传播，在接收端和源端之间来回反射，与主信号叠加，严重劣化信号完整性，引起振铃。
  • 无法补偿传输过程中的偏差：即使信号同时发出，在传输过程中由于PCB板材不均匀、过孔、交叉干扰等因素，仍然可能产生新的时序偏差。源端等长无法消除这些“途中”产生的偏差。
  • 违背端接原则：对于源端端接（串行端接）的情况，绕线必须放在端接电阻之后，这实际上又变成了“靠近源端的末端”，情况更复杂。

总结对比

通用设计准则：

• 首选末端等长：对于99%的设计，都应该选择在接收端附近进行差分对的长度匹配。
• 控制绕线方式：
  • 绕线时，应使用45度角或圆弧进行绕线，避免90度直角。
  • 差分对的两根线应一起绕，保持间距恒定，以维持差分阻抗。
  • 匹配区域的总长度应小于信号上升空间对应的电气长度（通常要求长度偏差小于信号上升时间的1/10）。
• 遵守协议规范：不同的高速协议对等长偏差有明确要求（如PCIe Gen3要求小于5mil）。务必查阅相关规范。
• 仿真验证：对于关键信号或更高速的设计，使用SI（信号完整性）仿真工具来验证等长策略的效果是最终保障。

结论：在不确定的情况下，始终选择在差分线的末端（接收端）进行等长处理。 这是经过实践检验的、最可靠的方法。