ERC PATHCHK案例分享

本文跟大家分享一下ERC（electrical rule checking）检查时的一个小案例。

ERC默认会检查gate是否连接power & ground。如果gate并未同时连接VDD和VSS，那么erc就会报如下图所示violation。

如下图所示，可以发现后一级的gate会连接在前一级mos管的drain（分别是pmos和nmos的drain）。那么，gate就相当于连接了前一级cmos的VDD和VSS。对于这种连接关系，在erc检查中不会报出violation。

但有一些cell的结构比较特殊，如decap或者tie cell。它们的gate并未同时连接到VDD & VSS。

先看一下decap的结构：