当前位置：首页 > news >正文

8位DAC提升至12位分辨率的4种嵌入式方案解析

news 2026/5/2 19:56:12

1. 从8位DAC突破到12位分辨率的技术解析

在嵌入式系统设计中，数模转换器（DAC）的性能往往成为整个系统精度的瓶颈。传统8位DAC仅能提供256个离散输出电平，对于需要更高精度的应用场景（如精密仪器控制、音频处理等）显得捉襟见肘。本文将深入剖析四种将8位DAC分辨率提升至12位的实用方案，这些方法都基于PSoC微控制器的硬件特性实现。

1.1 DAC核心性能指标：DNL与INL

理解DAC的非线性特性是提升分辨率的基础。差分非线性（DNL）描述的是实际步进电压与理想步进电压的偏差。例如在10位DAC中，理想步长应为1mV（1.023V满量程/1024），若实测步长为1.5mV，则DNL误差为0.5LSB。当DNL超过1LSB时，意味着某些输出码会缺失，此时DAC的有效位数将降低。

积分非线性（INL）则反映整体传输曲线与理想直线的偏离程度。音频应用可能容忍10-12个LSB的INL误差，但作为电压基准时则要求INL控制在1-2LSB以内。PSoC3/5系列内置的8位DAC具有DNL<1LSB和INL≈2LSB的特性，这为分辨率扩展提供了硬件基础。

关键提示：选择扩展方案时，需权衡DNL与INL指标。DNL决定能否保证所有输出码连续，而INL影响整体线性度。

2. 并行电流DAC方案（PIDAC）

2.1 硬件架构设计

PIDAC方案利用PSoC内部多个电流DAC（iDAC）的并联叠加特性。如图1所示，将两个iDAC配置在不同量程（如2048μA和256μA）并连接至同一负载电阻，通过电流叠加实现分辨率扩展。这两个量程存在5个比特的重叠区域（256μA量程的MSB与2048μA量程的LSB重叠），理论上可构建14位DAC。

// PIDAC配置示例代码 void PIDAC_Init() { IDAC1_MSD_Start(); // 主DAC（高量程） IDAC2_LSD_Start(); // 从DAC（低量程） IDAC1_MSD_SetPolarity(IDAC_SOURCE); IDAC2_LSD_SetPolarity(IDAC_SOURCE); IDAC1_MSD_SetRange(IDAC_RANGE_2mA); IDAC2_LSD_SetRange(IDAC_RANGE_255uA); }

2.2 比特分配策略

对于11位分辨率，输入数据需拆分为高8位和低3位：

void PIDAC11_SetValue(uint16 value) { uint8 msb = (uint8)(value >> 3); // 高8位 uint8 lsb = (uint8)(value & 0x07);// 低3位 IDAC1_MSD_SetValue(msb); // 先写高量程DAC IDAC2_LSD_SetValue(lsb); // 后写低量程DAC }

这种分配方式下，主DAC负责256μA量程的128-255μA输出，从DAC补充32μA量程的0-31μA，通过电阻转换为电压信号。

2.3 性能实测数据

通过实际测量得到不同分辨率下的性能表现：

9位模式：INL=1LSB，DNL=0.25LSB
10位模式：INL=1.5LSB，DNL=0.5LSB
11位模式：INL=3LSB，DNL=1.1LSB

当DNL超过1LSB时（如11位模式），意味着某些输出码可能出现缺失。此时可通过软件校准或选择其他方案。

3. 抖动输出DAC方案（DVDAC）

3.1 工作原理

DVDAC基于时间平均原理，通过快速切换多个DAC输出值并用低通滤波器提取平均值。例如要实现10位分辨率（1mV步长），而8位DAC原生步长为4mV。通过周期性输出[125,125,125,126]四个码值，其时间平均值为125.25，对应501mV输出。

3.2 硬件实现关键

PSoC的DMA控制器是实现无CPU开销抖动的核心：

配置DMA将预计算的抖动序列循环写入DAC
时钟触发频率决定抖动速率（1MHz时钟/4样本=250kHz）
输出端需添加RC滤波器（4kΩ内阻+630pF电容）

// DVDAC配置示例 void DVDAC_Init() { VDAC8_Start(); DMA_Config(); // 配置DMA传输抖动序列 Clock_Start(); // 启动触发时钟 }

3.3 性能与限制

实测数据显示：

10位模式：INL=3LSB，DNL=0.25LSB
12位模式：INL=11LSB，DNL=0.8LSB

需注意输出码范围限制：由于最高码值无法继续抖动，12位模式下有效码值仅0-4080（而非全量4095）。此外，输出需添加根据分辨率调整的滤波电容：

分辨率	1V量程电容	4V量程电容
9位	160pF	630pF
10位	630pF	2.5nF
12位	0.01μF	0.04μF

4. 调制PWM DAC方案（MIDAC）

4.1 混合架构设计

MIDAC创新性地结合了电流DAC与PWM的优点（图2）。主通道使用iDAC提供粗调，PWM通过电阻网络（R1=4kΩ，R2=3.3MΩ）注入微调电流。这种结构使得PWM的噪声贡献比传统PWM DAC降低50dB以上。

4.2 参数计算

电阻选择公式：

R1 = Vmax / I_range R2 = (Vmax/256) / (Vmax/256 + Vdd) * R1

例如需要0-1.024V输出时：

选择256μA量程 ⇒ R1=1.024V/256μA=4kΩ
Vdd=3.3V ⇒ R2≈3.3MΩ

4.3 实测性能

9位模式：INL=0.6LSB，DNL=0.35LSB
10位模式：INL=1.0LSB，DNL=0.6LSB
11位模式：INL=2LSB，DNL=1.0LSB

相比PIDAC，MIDAC在11位模式下仍保持DNL≤1LSB，且仅占用一个iDAC资源。但需要外接精密电阻并配置PWM模块。

5. ADC反馈校准方案

5.1 闭环控制原理

此方案在PIDAC基础上增加ADC反馈环（图3）：

用两个iDAC（如2mA+32μA）构建14位粗调DAC
Delta-Sigma ADC（20位精度）测量实际输出
通过迭代算法修正DAC输出值

5.2 实现要点

void FeedbackDAC_Set(uint16 target) { uint16 measured; do { PIDAC14_Set(rough_value); DelayUs(100); // 等待稳定 measured = ADC_Read(); rough_value += (target - measured) >> 2; // 渐进调整 } while(abs(target - measured) > 1); }