STM32F407用SPI+DMA驱动ST7789V屏幕，LVGL刷新卡顿？这5个HAL库配置细节别踩坑
STM32F407 SPI+DMA驱动ST7789V屏幕的LVGL性能调优实战
最近在调试STM32F407的SPI+DMA驱动ST7789V屏幕时，发现LVGL刷新率始终上不去，屏幕显示有明显的卡顿和撕裂感。经过反复排查和测试，总结出几个关键配置点，这些细节往往容易被忽略但对性能影响巨大。
1. SPI与DMA的基础配置陷阱
很多开发者在使用HAL库配置SPI+DMA时，往往只关注发送DMA而忽略了接收DMA的配置。实际上，即使你只使用SPI的单向传输模式，也必须同时配置发送和接收DMA。这是因为HAL库内部的状态机机制依赖于完整的DMA通道配置。
正确的DMA初始化应该包含以下关键参数：
/* SPI1_TX Init */ hdma_spi1_tx.Init.Direction = DMA_MEMORY_TO_PERIPH; hdma_spi1_tx.Init.PeriphInc = DMA_PINC_DISABLE; // 外设地址不自增 hdma_spi1_tx.Init.MemInc = DMA_MINC_ENABLE; // 内存地址自增 hdma_spi1_tx.Init.PeriphDataAlignment = DMA_PDATAALIGN_BYTE; hdma_spi1_tx.Init.MemDataAlignment = DMA_MDATAALIGN_BYTE; /* SPI1_RX Init */ hdma_spi1_rx.Init.Direction = DMA_PERIPH_TO_MEMORY; hdma_spi1_rx.Init.PeriphInc = DMA_PINC_DISABLE; hdma_spi1_rx.Init.MemInc = DMA_MINC_ENABLE; hdma_spi1_rx.Init.PeriphDataAlignment = DMA_PDATAALIGN_BYTE; hdma_spi1_rx.Init.MemDataAlignment = DMA_MDATAALIGN_BYTE;注意：内存和外设的数据对齐方式必须与SPI配置保持一致。如果SPI设置为8位模式(SPI_DATASIZE_8BIT)，那么DMA也必须使用字节对齐(DMA_PDATAALIGN_BYTE)。
2. 中断优先级的关键设置
中断优先级配置不当会导致DMA传输被频繁打断，严重影响刷新性能。正确的优先级顺序应该是：
- DMA发送中断：最高优先级
- DMA接收中断：次高优先级
- SPI中断：最低优先级
具体配置示例如下：
/* DMA2_Stream5_IRQn (TX) interrupt configuration */ HAL_NVIC_SetPriority(DMA2_Stream5_IRQn, 0, 1); // 最高优先级 /* DMA2_Stream0_IRQn (RX) interrupt configuration */ HAL_NVIC_SetPriority(DMA2_Stream0_IRQn, 0, 2); // 次高优先级 /* SPI1_IRQn interrupt configuration */ HAL_NVIC_SetPriority(SPI1_IRQn, 0, 3); // 最低优先级在实际项目中，我曾遇到过因为SPI中断优先级高于DMA而导致刷新率下降50%的情况。调整优先级后，不仅卡顿消失，CPU占用率也明显降低。
3. SPI时序与ST7789V的严格匹配
ST7789V对SPI时序有严格要求，必须确保以下参数正确：
| 参数 | 推荐值 | 说明 |
|---|---|---|
| CLKPolarity | SPI_POLARITY_LOW | 时钟空闲状态为低电平 |
| CLKPhase | SPI_PHASE_1EDGE | 数据在时钟第一个边沿捕获 |
| BaudRatePrescaler | SPI_BAUDRATEPRESCALER_2 | 使用最高速时钟分频(系统时钟/2) |
| FirstBit | SPI_FIRSTBIT_MSB | 数据传输从最高位开始 |
对应的SPI初始化代码：
hspi1.Instance = SPI1; hspi1.Init.Mode = SPI_MODE_MASTER; hspi1.Init.Direction = SPI_DIRECTION_2LINES; hspi1.Init.DataSize = SPI_DATASIZE_8BIT; hspi1.Init.CLKPolarity = SPI_POLARITY_LOW; hspi1.Init.CLKPhase = SPI_PHASE_1EDGE; hspi1.Init.BaudRatePrescaler = SPI_BAUDRATEPRESCALER_2; hspi1.Init.FirstBit = SPI_FIRSTBIT_MSB;提示：使用示波器检查SCK和MOSI信号，确保波形符合ST7789V数据手册的时序图。不匹配的时序会导致数据传输错误或屏幕无法正常显示。
4. LVGL与DMA的协同优化
LVGL的刷新机制需要与DMA传输完美配合才能达到最佳性能。关键点在于正确使用SPI传输完成回调函数：
void HAL_SPI_TxCpltCallback(SPI_HandleTypeDef *hspi) { lv_disp_flush_ready(&disp_drv); // 通知LVGL刷新完成 }此外，还需要优化LVGL的显示缓冲区配置：
- 使用双缓冲区策略
- 缓冲区大小至少为屏幕高度的1/10
- 启用LVGL的DMA加速选项
典型的LVGL显示驱动配置：
static lv_disp_drv_t disp_drv; lv_disp_drv_init(&disp_drv); disp_drv.flush_cb = my_flush_cb; disp_drv.hor_res = 240; disp_drv.ver_res = 320; disp_drv.buffer = &disp_buf; disp_drv.dma_wait_cb = my_dma_wait_cb; // 设置DMA等待回调 lv_disp_drv_register(&disp_drv);5. 性能诊断与调优实战
当遇到刷新卡顿时，可以按照以下步骤排查：
基准测试：测量纯SPI传输速率（不经过LVGL）
- 使用逻辑分析仪测量实际SPI时钟频率
- 检查DMA传输是否连续无间隔
LVGL性能分析：
lv_mem_monitor_t mon; lv_mem_monitor(&mon); printf("Used: %d, Frag: %d%%\n", mon.used_pct, mon.frag_pct);CPU负载检查：
- 使用SysTick测量主循环执行时间
- 确保LVGL任务执行时间小于帧间隔
优化策略：
- 适当降低LVGL的刷新率（如从60Hz降到30Hz）
- 使用局部刷新而非全屏刷新
- 启用LVGL的GPU加速功能
经过以上优化后，在STM32F407(168MHz)上驱动240x320的ST7789V屏幕，LVGL刷新率可以从最初的15FPS提升到稳定的45FPS以上，完全满足大多数嵌入式GUI应用的需求。