避开F28335 ePWM的坑：死区、影子寄存器与同步触发配置详解
F28335 ePWM实战避坑指南：死区配置与同步触发的七个关键陷阱
调试F28335的ePWM模块时，最令人头疼的往往不是功能实现本身，而是那些隐藏在寄存器配置细节中的"坑"。上周在调试一套三相逆变器时，ePWM1A和ePWM1B输出的互补波形突然出现异常重叠，差点烧毁MOSFET。这种经历让我意识到，死区时间配置、影子寄存器更新机制和同步触发这三个环节，几乎集中了90%的常见问题。
1. 死区时间为何突然失效？
当DBRED和DBFED寄存器的配置看起来完全正确，但示波器上依然观测不到死区时间时，问题通常出在时钟分频的连锁反应上。死区模块的延时计算依赖于TBCLK频率，而TBCLK又由SYSCLKOUT经过两级分频得到：
EPwm1Regs.TBCTL.bit.HSPCLKDIV = TB_DIV2; // 第一级分频 EPwm1Regs.TBCTL.bit.CLKDIV = TB_DIV2; // 第二级分频常见错误配置组合：
| 配置场景 | HSPCLKDIV | CLKDIV | 实际死区时间 |
|---|---|---|---|
| 预期100ns | TB_DIV1 | TB_DIV1 | 100ns |
| 实际200ns | TB_DIV2 | TB_DIV1 | 200ns |
| 完全失效 | TB_DIV4 | TB_DIV2 | 超出最大值 |
提示：使用TI提供的死区计算工具时，务必同步检查TBCTL寄存器的分频设置，否则计算值将严重偏离预期。
2. 影子寄存器的加载时机陷阱
CMPA和CMPB的影子寄存器机制本是为了实现无毛刺的PWM参数更新，但错误的加载时机配置会导致波形异常。关键配置位在CMPCTL寄存器：
EPwm1Regs.CMPCTL.bit.LOADAMODE = CC_CTR_ZERO; // 在计数器归零时加载 EPwm1Regs.CMPCTL.bit.SHDWAMODE = CC_SHADOW; // 启用影子模式容易忽略的三种情况：
- 模式冲突：当配置为上下计数模式(TB_COUNT_UPDOWN)时，若仅设置CTR_ZERO加载，则每个周期只有一次更新机会
- 同步干扰：EPWMxSYNCI信号会强制立即加载影子寄存器，可能打断正常更新流程
- 写顺序错误：必须先更新影子寄存器值，再触发加载事件，否则会使用旧值
3. 同步信号EPWMxSYNCI的隐藏逻辑
同步链路的配置错误会导致多个ePWM模块无法对齐相位。一个典型的同步配置应包括：
// 主模块配置（通常为EPWM1） EPwm1Regs.TBCTL.bit.PHSEN = TB_DISABLE; // 禁用相位加载 EPwm1Regs.TBCTL.bit.SYNCOSEL = TB_SYNC_IN; // 同步输出选择 // 从模块配置 EPwm2Regs.TBCTL.bit.PHSEN = TB_ENABLE; // 启用相位加载 EPwm2Regs.TBPHS = 0x0080; // 设置相位偏移同步信号异常排查清单：
- 检查SYSCLKOUT是否稳定
- 确认EPWMxSYNCI输入引脚配置正确
- 验证TBPHS寄存器值是否在同步脉冲到来时被加载
- 测量EPWMxSYNCO输出信号是否正常
4. 动作限定器(AQ)的事件优先级混淆
在上下计数模式下，AQ模块对同一事件可能有多个触发条件，此时优先级规则常被误解：
- 向上计数阶段优先级顺序：CTR=PRD > CTR=CMPA > CTR=CMPB
- 向下计数阶段优先级顺序：CTR=PRD > CTR=CMPB > CTR=CMPA
一个导致PWM占空比异常的典型错误配置：
// 错误配置：未考虑优先级 EPwm1Regs.AQCTLA.bit.CAU = AQ_CLEAR; // 向上计数到CMPA时清除 EPwm1Regs.AQCTLA.bit.CBU = AQ_SET; // 向上计数到CMPB时置位注意：当CMPB > CMPA时，SET动作永远不会执行，因为CAU的优先级更高
5. 时基模块(TB)的三种计数模式陷阱
不同计数模式下的波形生成特性：
| 模式 | 典型应用 | 周期计算公式 | 中断触发点 |
|---|---|---|---|
| TB_COUNT_UP | 非对称PWM | T = (TBPRD+1)/TBCLK | CTR=PRD |
| TB_COUNT_DOWN | 非对称PWM | T = (TBPRD+1)/TBCLK | CTR=0 |
| TB_COUNT_UPDOWN | 对称PWM | T = (2×TBPRD)/TBCLK | CTR=PRD和CTR=0 |
常见错误案例：
// 错误：上下计数模式下误用非对称PWM配置 EPwm1Regs.TBCTL.bit.CTRMODE = TB_COUNT_UPDOWN; EPwm1Regs.AQCTLA.bit.CAU = AQ_CLEAR; // 仅配置了上升阶段 // 缺少对下降阶段的配置：EPwm1Regs.AQCTLA.bit.CAD = ...6. 故障保护(TZ)模块的配置盲点
Trip-Zone模块的响应时间常被低估，实际测试中发现从故障发生到PWM输出被拉低存在约100ns的延迟。关键配置参数：
EPwm1Regs.TZCTL.bit.TZA = TZ_FORCE_HI; // 故障时强制高电平 EPwm1Regs.TZCTL.bit.TZB = TZ_FORCE_LO; // 故障时强制低电平 EPwm1Regs.TZEINT.bit.OST = 1; // 启用单次触发保护保护电路设计建议：
- 在硬件上添加额外的模拟保护电路
- 将TZ信号连接到快速比较器输出
- 配置TZ滤波时间(TZCTL[TZFILTER])时考虑系统响应需求
7. 事件触发(ET)模块的中断丢失问题
ET模块的中断标志清除机制有个反直觉的设计：读取ETFLG寄存器后必须向ETCLR寄存器写入1才能清除标志位。典型的中断服务程序应包括：
interrupt void EPWM1_ISR(void) { // 读取标志位 uint16_t flags = EPwm1Regs.ETFLG.all; // 业务逻辑处理... // 清除中断标志（易遗漏步骤！） EPwm1Regs.ETCLR.bit.INT = 1; // 必须加上以下语句防止优化 asm(" NOP"); // 重新使能中断 PieCtrlRegs.PIEACK.all = PIEACK_GROUP3; }在调试一个电机控制项目时，曾因遗漏ETCLR操作导致中断偶尔丢失，最终发现是编译器优化移除了"无效"操作。添加asm(" NOP")语句可防止此类问题。