2026年韦尔股份数字IC设计笔试题带答案

考试时间：90分钟 总分：100分

一、单选题（每题3分，共24分）

1. 关于阻塞赋值（=）与非阻塞赋值（<=），下列说法正确的是：
   A. 时序逻辑中应使用阻塞赋值
   B. 组合逻辑中应使用非阻塞赋值
   C. 同一always块内可以混合使用两种赋值
   D. 时序逻辑中使用非阻塞赋值，组合逻辑中使用阻塞赋值
   答案：D

2. 在CMOS图像传感器（CIS）的数字电路中，用于消除固定模式噪声（FPN）的常用方法是：
   A. 双采样（CDS）
   B. 增益控制
   C. 自动曝光
   D. 伽马校正
   答案：A（相关双采样是CIS中消除FPN的关键技术）

3. 一个时钟周期为10ns的设计中，某路径的保持时间（hold）违例。下列哪种方法无效？
   A. 在数据路径中插入缓冲器（buffer）
   B. 在时钟路径中插入缓冲器（使时钟沿延迟到达）
   C. 降低时钟频率
   D. 增加时钟偏斜（skew），使捕获时钟沿晚到
   答案：C（降频对hold无帮助）

4. 异步FIFO中，判断“满”标志的条件是（读写指针为格雷码比较）：
   A. 读写指针完全相同
   B. 写指针最高位与读指针最高位相反，且其余位相同
   C. 写指针比读指针大1
   D. 写指针比读指针小1
   答案：B