GD32F103跑108MHz后串口乱码？手把手教你修改STM32标准库RCC配置

GD32F103超频至108MHz后串口乱码问题深度解析与解决方案

在嵌入式开发领域，GD32F103作为STM32F103的国产替代方案，凭借更高的主频和更优的性能价格比，正获得越来越多开发者的青睐。然而，当我们将原本运行在72MHz的STM32代码移植到GD32并尝试超频至108MHz时，串口通信乱码成为许多开发者遇到的典型问题。本文将深入剖析这一现象背后的硬件差异，并提供一套完整的解决方案。

1. GD32与STM32时钟架构差异解析

GD32F103虽然与STM32F103引脚兼容，但在内核设计和时钟架构上存在关键差异，这些差异直接影响高频下的外设行为：

• 内核版本差异：GD32采用Cortex-M3 r2p1内核（二代M3），STM32多采用r1p1（一代M3）。二代内核在流水线效率和分支预测方面有约20%的性能提升
• 时钟树设计：GD32的PLL锁相环支持更宽的频率范围，最高可达108MHz，而STM32F103标准型号最高仅支持72MHz
• 寄存器位定义：RCC_CFGR寄存器第27位在STM32中为保留位，而在GD32中用于PLL倍频系数控制

关键提示：GD32的RCC模块寄存器命名与STM32存在细微差异，GD32手册中称为RCC_GCFGR，而STM32称为RCC_CFGR

时钟配置对比表：

2. 108MHz配置下的串口乱码根源分析

当开发者直接将STM32的代码移植到GD32并修改主频为108MHz后，串口出现乱码的根本原因在于时钟计算函数的偏差。具体问题出在RCC_GetClocksFreq()函数的PLL倍率计算逻辑上。

问题发生机制：

1. GD32使用RCC_CFGR[27:21]共7位控制PLL倍频（实际值=pllmull>>18 + 2）
2. 当配置108MHz时，需要设置27倍频（0x1B），此时bit27被置1
3. STM32标准库的时钟计算函数会忽略bit27，导致实际计算的倍频值仅为12（0x0C）
4. 错误倍频导致USART时钟分频计算错误，最终波特率偏差达56%

// 有问题的原始代码片段（STM32标准库） pllmull = ( pllmull >> 18) + 2; // 仅取[21:18]四位 // 修正后的GD32适配代码 pllmull = ( pllmull >> 18) + 2; if (RCC->CFGR & 0x08000000) { // 检查bit27 pllmull += 15; // 补偿高位倍频系数 }

3. 完整解决方案与代码实现

要实现稳定的108MHz运行并解决串口乱码问题，需要系统性地修改时钟配置。以下是具体实施步骤：

3.1 系统时钟配置修改

首先在system_stm32f10x.c中定义108MHz配置：

#define SYSCLK_FREQ_108MHz 108000000 // 在SystemInit()函数后添加108MHz时钟配置函数 static void SetSysClockTo108(void) { __IO uint32_t StartUpCounter = 0, HSEStatus = 0; // 1. 使能HSE RCC->CR |= ((uint32_t)RCC_CR_HSEON); do { HSEStatus = RCC->CR & RCC_CR_HSERDY; StartUpCounter++; } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT)); // 2. 配置Flash预取指和等待状态 FLASH->ACR |= FLASH_ACR_PRFTBE; FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY); FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2; // 3. 配置AHB/APB分频 RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1; // HCLK = SYSCLK RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1; // PCLK2 = HCLK RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2; // PCLK1 = HCLK/2 // 4. 配置PLL为HSE*27=108MHz RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLMULL)); RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL27); // 5. 使能PLL并等待锁定 RCC->CR |= RCC_CR_PLLON; while((RCC->CR & RCC_CR_PLLRDY) == 0) {} // 6. 切换系统时钟到PLL RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW)); RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL; while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08) {} }

3.2 RCC时钟计算函数修正

在stm32f10x_rcc.c中修改RCC_GetClocksFreq()函数：

void RCC_GetClocksFreq(RCC_ClocksTypeDef* RCC_Clocks) { uint32_t tmp = 0, pllmull = 0, pllsource = 0; // 获取系统时钟源 tmp = RCC->CFGR & RCC_CFGR_SWS; switch (tmp) { case 0x00: // HSI RCC_Clocks->SYSCLK_Frequency = HSI_VALUE; break; case 0x04: // HSE RCC_Clocks->SYSCLK_Frequency = HSE_VALUE; break; case 0x08: // PLL pllmull = RCC->CFGR & RCC_CFGR_PLLMULL; pllsource = RCC->CFGR & RCC_CFGR_PLLSRC; // GD32特有修正：处理bit27的倍频高位 pllmull = (pllmull >> 18) + 2; if(RCC->CFGR & 0x08000000) { // 检测bit27 pllmull += 15; } if (pllsource == 0x00) { RCC_Clocks->SYSCLK_Frequency = (HSI_VALUE >> 1) * pllmull; } else { if ((RCC->CFGR & RCC_CFGR_PLLXTPRE) != (uint32_t)RESET) { RCC_Clocks->SYSCLK_Frequency = (HSE_VALUE >> 1) * pllmull; } else { RCC_Clocks->SYSCLK_Frequency = HSE_VALUE * pllmull; } } break; default: RCC_Clocks->SYSCLK_Frequency = HSI_VALUE; break; } // 计算HCLK、PCLK1、PCLK2时钟 tmp = RCC->CFGR & RCC_CFGR_HPRE; RCC_Clocks->HCLK_Frequency = RCC_Clocks->SYSCLK_Frequency >> APBAHBPrescTable[tmp >> 4]; tmp = RCC->CFGR & RCC_CFGR_PPRE1; RCC_Clocks->PCLK1_Frequency = RCC_Clocks->HCLK_Frequency >> APBAHBPrescTable[tmp >> 8]; tmp = RCC->CFGR & RCC_CFGR_PPRE2; RCC_Clocks->PCLK2_Frequency = RCC_Clocks->HCLK_Frequency >> APBAHBPrescTable[tmp >> 11]; }

3.3 外设时钟一致性检查

完成上述修改后，需要验证各外设时钟配置的正确性：

1. USART时钟验证：

   • 计算理论波特率：Baud = PCLKx / (16 * USARTDIV)
   • 使用示波器测量实际TX引脚波形，验证波特率误差应<2%

2. 定时器时钟验证：

   // 定时器时钟源检查代码示例 RCC_ClocksTypeDef RCC_Clocks; RCC_GetClocksFreq(&RCC_Clocks); // APB1定时器时钟（通常为PCLK1的2倍当PPRE1≠1） uint32_t TimerClock = (RCC->CFGR & RCC_CFGR_PPRE1) == RCC_CFGR_PPRE1_DIV1 ? RCC_Clocks.PCLK1_Frequency : RCC_Clocks.PCLK1_Frequency * 2;

3. ADC时钟验证：

   • 确保ADC时钟不超过14MHz
   • 建议配置：RCC_ADCCLKConfig(RCC_PCLK2_Div6);（108MHz/6=18MHz，实际会限制到14MHz）

4. 高主频下的外设适配指南

除了串口外，其他外设在108MHz下也需要特别注意：

4.1 定时器配置要点

• 时钟源选择：GD32的定时器时钟可能来自APB1（TIM2-4）或APB2（TIM1）
• 预分频计算：当APB分频≠1时，定时器时钟为PCLKx的2倍
• 典型配置示例：

  // 配置TIM3产生1kHz PWM TIM_TimeBaseInitTypeDef TIM_InitStruct; RCC_APB1PeriphClockCmd(RCC_APB1Periph_TIM3, ENABLE); TIM_InitStruct.TIM_Prescaler = 108 - 1; // 计数器时钟=1MHz TIM_InitStruct.TIM_Period = 1000 - 1; // PWM频率=1kHz TIM_InitStruct.TIM_ClockDivision = 0; TIM_InitStruct.TIM_CounterMode = TIM_CounterMode_Up; TIM_TimeBaseInit(TIM3, &TIM_InitStruct);

4.2 SPI/I2C接口调整

• SPI时钟配置：

  • 最大SPI时钟为PCLK/2（108MHz系统下通常为54MHz）
  • 实际使用时应考虑外设支持速度

  // SPI1配置示例（PCLK2=108MHz） SPI_InitStruct.SPI_BaudRatePrescaler = SPI_BaudRatePrescaler_8; // 13.5MHz

• I2C时序调整：

  • GD32执行速度更快，需增加超时检测
  • 建议修改原STM32的I2C检测代码：

  // 改进的I2C应答检测 #define I2C_TIMEOUT 10000 uint32_t I2C_WaitFlagState(I2C_TypeDef* I2Cx, uint32_t Flag, FlagStatus State) { uint32_t timeout = I2C_TIMEOUT; while(__I2C_GetFlagStatus(I2Cx, Flag) != State) { if((timeout--) == 0) return 1; // 超时错误 } return 0; // 成功 }

4.3 Flash编程注意事项

GD32的Flash操作时序与STM32不同：

对应的代码修改建议：

// Flash解锁后增加延迟 FLASH_Unlock(); for(int i=0; i<0x1000; i++); // 约5ms延迟@108MHz // 擦除页面前检查BUSY标志 while(FLASH->SR & FLASH_SR_BSY); FLASH_ErasePage(Page_Address);

5. 移植检查清单与调试技巧

为确保从STM32到GD32的完整移植，建议按照以下清单检查：

5.1 必检项目清单

1. [ ] 系统时钟配置修改（HSE_TIMEOUT、108MHz支持）
2. [ ] RCC_GetClocksFreq()函数修正（bit27处理）
3. [ ] 外设时钟使能顺序（GD32需先开时钟再配置）
4. [ ] Flash编程时序调整（擦除/写入延时）
5. [ ] 定时器/PWM频率重新计算
6. [ ] 通信接口(I2C/SPI/UART)时序验证
7. [ ] ADC采样周期和校准检查
8. [ ] 软件延时函数重新校准

5.2 常见问题排查指南

问题现象：系统能运行但外设工作异常

• 检查外设时钟使能顺序（GD32必须先开时钟）
• 验证RCC_GetClocksFreq()返回的各总线时钟值
• 使用逻辑分析仪抓取外设信号时序

问题现象：Flash编程失败

• 增加解锁后的延迟（约5ms）
• 检查编程电压是否在2.6-3.6V范围内
• 验证写保护位状态

问题现象：ADC采样值不稳定

• 确保ADC通道配置为模拟输入（非浮空输入）
• 增加采样周期（GD32需要更长的采样时间）
• 在ADC使能后添加20μs延迟

5.3 性能优化建议

1. 零等待Flash特性利用：

   • 将关键实时代码放在前256KB Flash区域（code区）
   • 大数据/常量表可放在后续区域（data区）

2. 电源管理优化：

   // 进入低功耗模式前调整频率 RCC_SYSCLKConfig(RCC_SYSCLKSource_HSI); // 切换到内部8MHz PWR_EnterSTOPMode(PWR_Regulator_LowPower, PWR_STOPEntry_WFI);

3. DMA应用增强：

   • GD32的DMA性能优于STM32，可考虑更多外设使用DMA
   • 注意DMA时钟与总线时钟的同步关系

在实际项目中移植GD32F103时，建议先搭建最小测试环境，逐步验证核心功能，再移植完整应用。遇到问题时，可参考GD32官方提供的勘误表和编程手册，这些文档通常会详细说明与STM32的差异点。