Bandgap设计避坑指南：为什么你的PSR不达标？从Cascode电流镜到启动电路的细节剖析
Bandgap设计避坑指南：为什么你的PSR不达标？从Cascode电流镜到启动电路的细节剖析
在模拟CMOS集成电路设计中，带隙基准(Bandgap)电路作为电压/电流基准源的核心模块，其性能直接影响整个系统的精度与稳定性。电源抑制比(PSR)作为衡量Bandgap抗电源噪声能力的关键指标，往往成为初级设计者的"绊脚石"。本文将从一个典型的设计困境出发——"为什么我的PSR仿真结果远低于-40dB？"，深入剖析从Cascode电流镜到启动电路的全链路设计细节。
1. PSR问题的根源诊断框架
当AC仿真显示低频PSR劣于-40dB时，盲目调整单个模块往往事倍功半。我们需要建立系统化的诊断流程：
典型问题定位路径：
- 电流镜匹配度验证：通过DC扫描检查各支路电流在工艺角(Process Corner)下的偏差
- 阻抗分布分析：使用
.op仿真查看关键节点的小信号阻抗 - 电源扰动传递路径：在AC仿真中标记增益峰值对应的频率点
注意：PSR问题往往不是单一因素导致，而是多个环节缺陷的叠加效应。建议采用"分治法"隔离问题模块。
常见设计误区对照表：
| 现象 | 可能原因 | 验证方法 |
|---|---|---|
| 低频PSR差 | 偏置电路阻抗不足 | 检查偏置节点阻抗曲线 |
| 中频段凹陷 | 启动电路未完全关断 | 瞬态仿真观察启动电流 |
| 高频PSR恶化 | 去耦电容ESR过大 | 扫描去耦电容参数 |
2. Cascode电流镜的隐藏陷阱
虽然Cascode结构能显著提升电流镜的输出阻抗，但在Bandgap应用中存在几个容易被忽视的细节：
2.1 低压Cascode的电压裕度分配
以TSMC 180nm工艺为例，当电源电压为3.3V时：
- PMOS阈值电压(Vth)≈0.7V（考虑体效应可能达1.1V）
- 二极管连接BJT的VBE≈0.7V
- 传统Cascode需要至少2V裕度，此时应采用：
* 低压Cascode实现示例 M1 (D1 G1 S1 B) pmos3v W=2u L=0.5u M2 (D2 G2 S2 B) pmos3v W=2u L=0.5u M3 (D1 G3 S3 B) pmos3v W=2u L=0.5u M4 (D2 G3 S4 B) pmos3v W=2u L=0.5u R1 (G3 S3) 50k关键参数验证步骤：
- 扫描电源电压从2.5V到3.6V，确保所有MOS管保持在饱和区
- 检查电流镜复制精度在±1%以内
- 蒙特卡洛仿真验证匹配度
2.2 偏置电路的PSR耦合效应
电流镜偏置电压的PSR会直接影响主通路性能。一个改进方案是采用自偏置结构：
* 高PSR自偏置电路 M5 (Vbias Vbias VDD VDD) pmos3v W=5u L=1u M6 (Vbias Vbias VSS VSS) nmosmvt3v W=2u L=1u R2 (VDD Vbias) 100k该结构通过负反馈将偏置节点阻抗提升约(gm*ro)倍，实测可将PSR改善10-15dB。
3. 启动电路的"后门效应"
许多PSR问题实际源于启动电路设计不当。典型症状是低频PSR曲线出现异常凸起：
3.1 启动电流残留问题
传统启动电路在完成初始化后应完全关断，但实际上：
- MOS亚阈值漏电流在高温下可达数百nA
- 未匹配的电流镜会产生μA级偏置误差
优化方案对比：
| 方案 | 优点 | 缺点 |
|---|---|---|
| 强反型关断 | 关断彻底 | 增加面积 |
| 电荷泄放 | 响应快 | 需额外控制信号 |
| 自适应偏置 | 静态功耗低 | 设计复杂 |
3.2 瞬态-稳态一致性验证
建议采用以下仿真流程：
- 设置电源ramp时间>100ns（模拟真实上电）
- 在tran仿真中标记启动电流归零时间
- 在AC仿真前进行足够时长的DC稳态初始化
实测案例：某设计在快速上电(10ns)时PSR为-42dB，但慢速上电(1ms)时恶化到-35dB，根源是启动电路未完全退出。
4. 仿真技巧与测试基准优化
准确的PSR评估需要精心设计的测试环境：
4.1 电源扰动注入方法
避免直接使用理想电压源，推荐以下配置：
VDD (vdd 0) dc=3.3 ac=1 L1 (vdd vdd_p) 10n C1 (vdd_p 0) 100p R1 (vdd_p 0) 1k这种π型网络能更真实模拟PCB板的电源阻抗特性。
4.2 关键参数扫描策略
系统化扫描流程：
- 温度：-40°C/27°C/125°C三个典型点
- 电源电压：标称值±10%
- 工艺角：tt/ff/ss/sf/fs
- 蒙特卡洛：≥100次采样
结果分析方法：
- 绘制PSR vs Frequency的3σ边界曲线
- 检查最差点是否仍满足指标
- 定位导致性能退化的主导因素
5. 进阶设计技巧与替代方案
当常规优化无法满足严苛PSR要求时，可考虑：
5.1 分段补偿技术
* 分段补偿网络示例 Rcomp (out comp) 50k Ccomp (comp 0) 10p Mcomp (comp Vbias VSS VSS) nmosmvt3v W=1u L=0.5u该结构在10kHz-1MHz频段可额外提供15dB PSR提升。
5.2 架构级替代方案比较
| 架构 | 典型PSR | 适用场景 |
|---|---|---|
| 传统电压模 | -40~-50dB | 中精度应用 |
| 电流模+缓冲器 | -60~-70dB | 高精度系统 |
| 斩波稳定型 | >-80dB | 超低噪声环境 |
在实际项目中，我们曾遇到一个典型案例：采用常规Cascode结构时PSR始终卡在-38dB，后来发现是偏置电路的衬底连接方式错误。将NMOS衬底单独接到最低电位后，PSR立即改善到-52dB。这种细节在教科书上很少提及，却对实际性能有决定性影响。