当前位置：首页 > news >正文

给FPGA新手的保姆级教程：用Quartus II 13.1从新建工程到硬件仿真的完整流程（以异步计数器为例）

news 2026/5/4 22:46:00

给FPGA新手的保姆级教程：用Quartus II 13.1从新建工程到硬件仿真的完整流程（以异步计数器为例）

第一次打开Quartus II时，满屏的英文界面和复杂菜单确实容易让人望而生畏。记得我大三那年，为了完成数字电路课设，硬着头皮安装了这个"传说中"的FPGA开发工具，结果在新建工程的第一步就卡了半小时——因为路径里不小心包含了一个中文括号。这份教程就是要帮你避开这些新手陷阱，用最直白的语言带你走通FPGA开发的完整流程。

我们将以异步加载计数器为例，这个经典案例涵盖了时序逻辑电路的所有关键要素：时钟信号、复位控制、数据加载和状态保持。更重要的是，通过这个案例你能掌握从代码编写到硬件仿真的完整设计闭环，这对后续学习更复杂的FPGA应用至关重要。

1. 环境准备与工程创建

1.1 软件安装注意事项

版本选择：Quartus II 13.1是较稳定的教育版，支持Cyclone IV等常见学习用FPGA芯片
安装路径：所有组件建议安装在同一英文路径下，典型结构如：
```
C:\altera\13.1\ ├── quartus ├── modelsim_ase └── ip
```
License配置：教育版通常需要.dat授权文件，放置位置参考安装文档

提示：安装完成后建议重启系统，确保环境变量生效。首次启动可能较慢，这是正常现象。

1.2 工程创建标准流程

建立工作目录（建议路径示例）：

E:\FPGA_Projects\Counter_Demo\ ├── project ├── simulation └── source

启动Quartus II后，按以下步骤操作：
- 点击菜单栏File > New Project Wizard
- 第一页设置工程路径（选择刚才创建的project文件夹）
- 第二页命名工程（建议使用counter_top这类有意义的名称）
- 第三页跳过添加文件（后续可手动添加）
- 第四页选择设备型号（如Cyclone IV EP4CE6E22C8）
关键设置：
- 在EDA Tool Settings中选择ModelSim-Altera作为仿真工具
- 指定仿真语言为Verilog HDL
- 勾选Generate netlist for functional simulation选项

// 工程目录结构示例（通过Tree命令查看） project/ │── counter_top.qpf # 工程主文件 │── counter_top.qsf # 工程设置文件 └── db/ # 数据库文件

2. Verilog代码编写实战

2.1 异步计数器核心原理

异步加载计数器的特殊之处在于其并行加载功能：当控制信号LD有效时，立即将输入数据D加载到计数器，而非继续累加。这种设计常用于需要预设初始值的场景。

关键信号说明：

信号名	方向	位宽	描述
CLK	input	1	时钟信号（上升沿触发）
RST	input	1	异步复位（低有效）
D	input	4	并行加载数据输入
DOUT	output	4	计数器当前值输出
PM	output	1	计数完成标志

2.2 代码实现详解

新建Verilog文件（File > New > Verilog HDL File），保存为counter.v：

module counter ( input wire CLK, input wire RST, input wire [3:0] D, output reg PM, output reg [3:0] DOUT ); reg [3:0] count_reg; wire LD = (count_reg == 4'b0000); // 自动加载条件 always @(posedge CLK or negedge RST) begin if (!RST) begin count_reg <= 4'b0000; PM <= 1'b0; end else if (LD) begin count_reg <= D; // 并行加载模式 PM <= 1'b0; end else begin count_reg <= count_reg + 1; // 计数模式 PM <= (count_reg == 4'b1111) ? 1'b1 : 1'b0; end end assign DOUT = count_reg; endmodule

常见错误排查：

信号未初始化：所有寄存器变量必须设置初始值
位宽不匹配：如将4位信号赋给1位变量
敏感列表不全：组合逻辑需要列出所有输入信号

注意：代码保存后，需通过Processing > Start Compilation进行编译。首次编译时间可能较长，控制台会显示进度信息。

3. 功能仿真技巧精要

3.1 测试波形配置

新建波形文件（File > New > Vector Waveform File）
添加信号节点：
- 右键点击空白处选择Insert Node or Bus
- 在弹出窗口点击Node Finder按钮
- 选择Named: *后点击List，将所有信号添加到右侧
信号激励设置：
- CLK：右键选择Clock，设置周期为20ns
- RST：初始设为0（有效），100ns后设为1
- D：在150ns时设置为4'b1010

3.2 仿真参数配置

# ModelSim仿真脚本示例 vsim work.counter add wave * force CLK 0 0, 1 10 -repeat 20 force RST 0 0, 1 100 force D 4'b1010 150 run 500ns

波形解读要点：

复位阶段（0-100ns）：输出应为全0
正常计数阶段（100-150ns）：从0开始递增
加载触发阶段（150ns后）：立即变为预设值1010
后续计数：从1010开始递增

4. 硬件实现与验证

4.1 生成原理图符号

编译成功后，执行File > Create/Update > Create Symbol Files
新建Block Diagram文件（.bdf）
在空白处双击，选择生成的counter符号

4.2 引脚分配策略

信号	FPGA引脚	备注
CLK	PIN_23	连接50MHz晶振
RST	PIN_12	连接按键（低有效）
D[0]	PIN_45	连接拨码开关SW0
D[1]	PIN_46	连接拨码开关SW1
D[2]	PIN_47	连接拨码开关SW2
D[3]	PIN_48	连接拨码开关SW3
DOUT	PIN_58-61	连接LED0-LED3

硬件调试技巧：

使用SignalTap II逻辑分析仪捕获内部信号
对于时序问题，可调整时钟约束（.sdc文件）
若输出不稳定，检查电源滤波和接地质量

5. 进阶优化方向

当基础功能验证通过后，可以尝试以下优化：

同步化设计：将异步复位改为同步复位
参数化设计：使用parameter定义计数器位宽
状态编码优化：采用Gray码减少毛刺
跨时钟域处理：添加同步器处理异步信号

// 参数化计数器示例 module counter #( parameter WIDTH = 4 )( input wire CLK, input wire RST, input wire [WIDTH-1:0] D, output reg [WIDTH-1:0] DOUT ); // ... 实现代码类似前例 ... endmodule

实际项目中，我更喜欢在测试阶段添加调试信号，比如增加一个观察内部状态的probe信号。Quartus的SignalTap功能确实能救命——有次发现计数器偶尔会跳变，最后定位是时钟信号走线过长导致的时序违例。

查看全文

http://www.jsqmd.com/news/753506/