用Verilog在EGO1开发板上‘点亮’一个CPU：单周期MIPS模型机的IO外设驱动实战
从Verilog到LED闪烁：EGO1开发板上的单周期MIPS外设交互实战
当你在EGO1开发板上第一次看到自己设计的CPU通过开关控制LED灯带时，那种理论落地的成就感是任何仿真波形都无法替代的。本文将带你深入单周期MIPS模型机最激动人心的环节——如何让这个"纸上CPU"通过GPIO与物理世界对话。不同于教科书式的原理讲解，我们聚焦三个核心问题：内存映射I/O在FPGA中的真实形态、外设地址如何转化为引脚电平、以及调试过程中那些必须知道的"坑点"。
1. 内存映射I/O的FPGA实现解剖
内存映射I/O(MMIO)的概念在理论课上可能只需一句话带过，但在EGO1开发板上实现时，每个细节都关乎成败。我们的设计中将LED外设地址定为32'h70000040，这个看似随意的十六进制数背后隐藏着三个设计考量：
- 地址空间隔离：高位
0x70000000将外设与主存空间明确划分，避免指令误操作 - 对齐要求：低位的
0x40满足MIPS架构的4字节对齐要求 - 扩展预留：相邻地址间隔
0x10为未来外设留出扩展空间
在Verilog中实现MMIO需要特别注意总线仲裁。以下是IO模块的核心代码片段：
always@(posedge clk) if(ce == `IOEnable && we == `IOWrite) case(addr) `LED: Led <= wtData[15:0]; // 16位LED寄存器写入 endcase这个简单的时序逻辑背后有两个关键设计决策：
- 写操作同步化：采用时钟边沿触发确保信号稳定
- 数据位宽匹配：只取写入数据的低16位对应开发板LED数量
2. EGO1开发板外设驱动实战
2.1 硬件接口定义
EGO1开发板的物理约束决定了我们的软件设计。通过分析板载资源，我们建立如下映射关系：
| 外设类型 | FPGA引脚 | 寄存器地址 | 数据宽度 | 控制方式 |
|---|---|---|---|---|
| 拨码开关 | P4-P5 | 0x70000010 | 2位 | 只读 |
| LED灯带 | F6-K3 | 0x70000040 | 16位 | 只写 |
2.2 引脚约束文件解析
XDC约束文件是将逻辑设计锚定到物理引脚的关键。以下是对LED部分的约束详解：
set_property -dict {PACKAGE_PIN F6 IOSTANDARD LVCMOS33} [get_ports {led[0]}] ... set_property -dict {PACKAGE_PIN K3 IOSTANDARD LVCMOS33} [get_ports {led[15]}]每个约束语句包含三个重要信息：
- 物理位置：如F6对应开发板左下角第一个LED
- 电平标准：LVCMOS33表示3.3V逻辑电平
- 端口映射：将Verilog中的led信号与PCB走线对应
2.3 测试程序设计技巧
要让LED按预期显示，需要精心设计测试程序。我们采用循环读取开关状态并写入LED的策略：
lui $1, 0x7000 # 设置外设基地址 ori $1, $1, 0x0010 # $1 = 0x70000010 (KEY地址) lui $2, 0x7000 ori $2, $2, 0x0040 # $2 = 0x70000040 (LED地址) loop: lw $3, 0($1) # 读取开关状态 sw $3, 0($2) # 写入LED寄存器 j loop # 无限循环这个简单程序揭示了三个重要细节：
- 地址构造：采用lui+ori组合确保32位地址正确加载
- 实时响应：循环结构保证开关状态持续更新到LED
- 数据通路：验证了从存储器读取到外设写入的完整路径
3. Vivado开发全流程详解
3.1 工程创建注意事项
新建Vivado工程时，这些设置直接影响后续开发效率：
- 器件选择：xc7a35tcsg324-1是EGO1的核心芯片
- 源文件分类：
- Verilog Module：主设计文件
- Verilog Header：宏定义文件
- Simulation Sources：测试激励
常见坑点：忘记将define.v设置为Verilog Header会导致编译错误"cannot open include file"。
3.2 仿真与调试技巧
在soc_tb测试平台中，我们采用分阶段验证策略：
initial begin rst = 1; #100; // 复位阶段 rst = 0; // 运行阶段 sel = 2'b00; #100; // 模式0测试 sel = 2'b01; #100; // 模式1测试 ... end每个测试阶段对应不同的LED输出模式：
2'b00：LED全灭（16'h0000）2'b01：间隔点亮（16'h5555）2'b10：反间隔模式（16'haaaa）2'b11：LED全亮（16'hffff）
4. 下板调试实战指南
4.1 复位信号处理
EGO1开发板上SW2(P3)通常用作复位信号，但需要注意：
约束文件配置：
set_property -dict {PACKAGE_PIN P3 IOSTANDARD LVCMOS33} [get_ports rst] set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets rst_IBUF]复位时序：
- 上电后保持复位至少100ns
- 释放复位后等待时钟稳定再开始操作
4.2 信号完整性排查
当LED显示异常时，按以下顺序排查：
- 检查约束文件引脚分配是否正确
- 验证电源电压是否稳定在3.3V
- 用示波器检测时钟信号质量
- 确认开关信号是否产生预期跳变
4.3 性能优化技巧
对于需要更高响应速度的场景，可以：
- 修改时钟分频系数降低延迟
assign Clk_CPU = clkdiv[24]; // 原始分频 assign Clk_CPU = clkdiv[20]; // 提高频率 - 采用组合逻辑直接连接开关和LED（牺牲时序约束）
在完成首个外设驱动后，可以尝试扩展更多功能：
- 增加七段数码管显示模块（地址0x70000030）
- 实现按钮消抖电路（地址0x70000020）
- 开发PWM调光功能丰富LED显示效果