19、FPGA设计中的IP核与高级加速器设计解析

FPGA设计中的IP核与高级加速器设计解析

1. FIR滤波器设计与硬件架构

在设计中，FIR操作的折叠是一个重要维度。可以将FIR操作折叠到简化架构上，硬件模块会被重复用于滤波器内的不同操作。不过，需要添加多路复用器和可编程寄存器块。例如，所有的MAC操作都可以在一组乘法器和加法器模块上执行，多路复用器用于控制数据从MAC操作输出端流回算术块。硬件缩减的程度取决于应用的性能要求。

2. IP核集成

成功进行设计复用的关键挑战之一是将IP核集成到用户的系统设计中，这在开发过程中常常是一个障碍。要将IP核成功集成到当前设计项目中，需要采用一些设计策略，以确保过程顺利。

2.1 设计问题

• 考虑未来应用：客观看待可能的未来应用，以便从初始基础工作中发展出一系列的开发成果。如果从一开始就考虑设计复用，那么从初始设计开发功能库将带来巨大好处。
• 具体问题思考：
  • 确定设计中哪些部分在未来开发中有用。
  • 思考可能的未来应用。
  • 研究产品的路线图。
  • 考虑是否有可能从相同的种子设计开发出一系列产品。
  • 探讨如何将大型设计划分为可管理的可复用部分。
  • 查找现有的粒度级别，即是否有可用的先前IP作为开发的起点。

2.2 外包IP

使用外包IP的一个限制因素是对IP缺乏信心。IP可以分为不同等级，