用Vivado和LoongArch指令集，手把手教你搭建一个能跑斐波那契数列的5指令CPU

从零构建LoongArch单周期CPU：用斐波那契数列验证你的设计

当你第一次听说"自己设计CPU"时，脑海中浮现的是什么？是实验室里复杂的电路板，还是教科书上晦涩难懂的流水线图？今天我们要打破这种刻板印象——用Vivado工具链和LoongArch指令集，从零开始构建一个能计算斐波那契数列的5指令CPU。这不是纸上谈兵的理论课，而是一个能看到LED灯实时显示计算结果的完整项目。

选择斐波那契数列作为测试案例绝非偶然。这个经典的数学序列（0, 1, 1, 2, 3, 5...）具有简单的递推规则，却足以检验CPU的核心功能：算术运算、内存访问和条件分支。当你在拨码开关上输入数字n，LED立即显示第n项斐波那契数时，那种"我的CPU真的跑起来了"的成就感，是任何仿真波形图都无法替代的。

1. 环境准备与工程搭建

1.1 Vivado工程初始化

首先在Vivado中创建新工程，选择正确的芯片型号（如Artix-7系列）。关键步骤包括：

# 创建工程目录结构 mkdir -p minicpu_env/{func,soc_verify/{run_vivado,testbench}}

工程中需要两个重要的IP核：

• inst_ram：指令存储器，加载编译好的机器码
• data_ram：数据存储器，存储开关输入和LED输出

配置inst_ram时，需要特别注意coe文件的格式要求：

memory_initialization_radix=16; memory_initialization_vector= 1c000000, 1c000004, 1c000008, 1c00000c, 1c000010, 1c000014, 1c000018, 1c00001c, 1c000020, 1c000024, 1c000028, 1c00002c;

1.2 测试平台搭建

修改minicpu_tb.v测试文件时，重点观察三个信号：

• switch[7:0]：输入参数n
• led[7:0]：输出结果f(n)
• clk：50MHz时钟信号

测试用例建议采用以下参数组合：

2. LoongArch指令集精要

2.1 五条关键指令解析

我们的CPU需要支持以下基本指令：

1. addi.w rd, rj, si12
   立即数加法：rd = rj + 符号扩展的12位立即数

2. add.w rd, rj, rk
   寄存器加法：rd = rj + rk

3. ld.w rd, rj, si12
   加载指令：rd = MEM[rj + 符号扩展的12位偏移]

4. st.w rd, rj, si12
   存储指令：MEM[rj + 符号扩展的12位偏移] = rd

5. bne rj, rd, offs16
   条件分支：if (rj != rd) PC += 符号扩展的偏移量

注意：LoongArch采用小端字节序，所有内存访问必须对齐到4字节边界

2.2 指令编码示例

以addi.w $t0,$zero,0x0指令为例，其二进制编码为：

000000 1010 00 00000 00000 000000000000 |______|____|__|_____|_____|____________| opcode |rj |rd | 12位立即数0

关键控制信号生成逻辑：

assign inst_addi_w = (op_31_26==6'b000000) & (op_25_22==4'b1010); assign src2_is_imm = inst_addi_w | inst_ld_w | inst_st_w; assign alu_src2 = src2_is_imm ? imm : rkd_value;

3. 斐波那契程序剖析

3.1 算法实现流程

斐波那契数列的计算过程可以分为三个阶段：

1. 初始化阶段

   • 设置f(0)=0, f(1)=1
   • 初始化循环计数器i=0

2. 循环计算阶段

   • 计算f(i) = f(i-2) + f(i-1)
   • 更新f(i-2)和f(i-1)的值
   • 计数器i递增

3. 结果输出阶段

   • 当i==n时退出循环
   • 将结果写入LED显示内存区域

3.2 关键代码段解读

loop: add.w $t2,$t0,$t1 # t2 = t0 + t1 (核心计算) addi.w $t0,$t1,0x0 # t0 = t1 (更新f(i-2)) addi.w $t1,$t2,0x0 # t1 = t2 (更新f(i-1)) add.w $s0,$s0,$s1 # i++ bne $s0,$a0,loop # if i!=n, continue

寄存器使用约定：

• $t0/$t1：存储f(i-2)和f(i-1)
• $s0：循环计数器i
• $a0：从开关读取的输入n
• $t2：临时计算结果f(i)

4. 仿真与调试技巧

4.1 波形分析要点

在Vivado仿真中，重点关注以下信号变化：

1. PC指针
   观察是否按预期顺序执行，分支时是否正确跳转

2. 寄存器文件
   监控$t0-$t2的值变化，验证斐波那契计算过程

3. 内存访问
   检查0x400(switch)和0x404(led)地址的数据变化

典型问题排查表：

4.2 性能优化方向

虽然我们的单周期CPU每个时钟周期执行一条指令，但仍有优化空间：

// 提前计算分支目标 assign br_offs = {{14{i16[15]}}, i16, 2'b00}; assign br_target = pc + br_offs;

可以考虑的改进点：

• 增加流水线（划分为取指、译码、执行、访存、写回五个阶段）
• 实现指令缓存(prefetch)
• 添加乘法指令加速计算

5. 硬件部署实战

生成bitstream文件后，将其下载到FPGA开发板。实际测试时注意：

1. 开关输入防抖处理

   always @(posedge clk) begin switch_deb <= switch; end

2. LED显示刷新控制

   assign led = (data_sram_addr==32'h404) ? data_sram_wdata : 8'h00;

3. 时钟约束检查

   create_clock -period 20 [get_ports clk]

遇到硬件问题时，建议按照以下步骤排查：

1. 确认电源和时钟信号稳定
2. 检查JTAG连接是否可靠
3. 用示波器测量关键信号
4. 逐步缩小测试范围

当看到LED灯随着开关输入正确显示斐波那契数列时，你会理解为什么说CPU设计是计算机科学中最具成就感的实践之一。这个简单的5指令CPU，已经包含了现代处理器的所有核心概念。