用JLink和TopJTAG Probe搞定二手FPGA板卡引脚定义：一个JTAG边界扫描的实战案例
用JLink和TopJTAG Probe破解二手FPGA板卡引脚定义：硬件逆向工程实战指南
当你从二手市场淘到一块功能完好但缺乏技术文档的FPGA开发板时，最令人头疼的问题莫过于如何确定芯片引脚与外设的对应关系。传统方法需要拆焊芯片或逐点测量，不仅效率低下还可能损坏硬件。本文将分享一种基于JTAG边界扫描技术的非侵入式解决方案，只需一个常见的JLink调试器和TopJTAG Probe软件，就能快速测绘出完整的引脚定义。
1. 硬件准备与连接
首先需要确认你的FPGA板卡具备标准JTAG接口。大多数Xilinx和Intel（原Altera）FPGA开发板都会预留2.54mm间距的14针或20针JTAG插座。以常见的14针接口为例：
1 - VREF (板卡供电电压) 2 - GND 3 - TDI 4 - GND 5 - TDO 6 - GND 7 - TMS 8 - GND 9 - TCK 10 - GND 11 - nTRST (可选) 12 - GND 13 - nSRST (可选) 14 - GND连接JLink调试器时，只需对接以下核心信号：
| JLink引脚 | JTAG信号 | 说明 |
|---|---|---|
| 1 (VTref) | VREF | 提供电平参考 |
| 3 (TMS) | TMS | 测试模式选择 |
| 5 (TDI) | TDI | 数据输入 |
| 7 (TDO) | TDO | 数据输出 |
| 9 (TCK) | TCK | 时钟信号 |
| 2/4/6/8 | GND | 接地 |
注意：某些板卡可能采用不同引脚排列，建议先用万用表确认VCC和GND位置，避免接反电源导致设备损坏。
2. 软件环境配置
TopJTAG Probe是目前对业余爱好者最友好的边界扫描工具之一，支持Windows和Linux平台。安装完成后需要进行以下配置：
- 设备识别：连接JLink后启动TopJTAG，在
Hardware菜单中选择对应的调试器型号 - 扫描链检测：点击
Detect Chain自动识别JTAG链上的器件 - BSDL文件加载：为FPGA芯片加载对应的边界扫描描述文件(BSDL)
# 以Xilinx XC7K325T为例，BSDL文件通常可在官网下载 # 文件路径示例：/opt/Xilinx/7Series_BSDL/K7A325T.bsd对于无法找到官方BSDL文件的冷门芯片，可以尝试以下替代方案：
- 使用同系列相近型号的BSDL文件
- 通过JTAG IDCODE反查芯片型号
- 在开源社区（如GitHub）搜索第三方提供的描述文件
3. 引脚测绘实战技巧
3.1 基础扫描流程
启动边界扫描后，软件会显示所有可用的IO引脚。通过以下步骤可以确定外设连接：
输入型设备（如按键）：
- 在物理层面改变输入状态（按下/释放按键）
- 观察扫描结果中发生变化的引脚
- 重复操作3-5次确认稳定性
输出型设备（如LED）：
- 手动设置疑似引脚为高/低电平
- 观察外设的实际响应
- 注意电流限制，避免损坏LED
3.2 高级测绘技巧
对于复杂接口（如QSPI Flash），可以采用差分分析法：
- 记录所有引脚初始状态
- 触发Flash读写操作（如短接特定引脚模拟信号）
- 对比扫描结果中的活跃引脚
- 结合芯片手册分析可能的信号分配
以下是一个典型的引脚定义推导过程：
| 外设 | 测试方法 | 确认引脚 |
|---|---|---|
| 用户LED | 逐个设置输出高电平 | AB12, AC15 |
| 按键 | 监测按下/释放时的状态变化 | Y8, Y9 |
| UART | 短接TX/RX观察环路通信 | F12, F13 |
| 时钟 | 测量周期性信号 | E3 |
4. 生成约束文件
确定所有功能引脚后，可以导出为XDC（Xilinx）或QSF（Intel）约束文件。TopJTAG支持直接导出标准格式：
# Xilinx XDC 示例 set_property PACKAGE_PIN AB12 [get_ports {led[0]}] set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}] set_property PULLUP true [get_ports {btn[0]}] # Intel QSF 示例 set_location_assignment PIN_AC15 -to led[1] set_instance_assignment -name IO_STANDARD "3.3-V LVTTL" -to led[1]对于需要重复使用的板卡，建议建立完整的引脚映射表：
| 外设信号 | FPGA引脚 | 电平标准 | 备注 |
|---|---|---|---|
| LED0 | AB12 | LVCMOS33 | 红色用户指示灯 |
| BTN0 | Y8 | LVCMOS33 | 带硬件消抖 |
| UART_RX | F12 | LVCMOS33 | 连接CP2102转换器 |
| CLK_50M | E3 | LVDS_25 | 差分输入时钟 |
5. 常见问题排查
扫描结果不稳定：
- 检查JTAG连接线长度（建议<15cm）
- 确保电源稳定（可并联100μF电容）
- 降低TCK时钟频率（1MHz以下）
部分引脚无法识别：
- 确认BSDL文件是否匹配芯片型号
- 检查引脚是否被配置为专用功能（如配置引脚）
- 尝试手动设置上下拉电阻
软件报错"TAP Controller not found"：
# Linux下可能需要设置udev规则 SUBSYSTEM=="usb", ATTR{idVendor}=="1366", MODE="0666"对于更复杂的板卡逆向工程，可以结合逻辑分析仪和示波器进行交叉验证。我曾遇到过一块板卡的SPI Flash引脚被隐藏在Bank 0的配置引脚中，通过对比上电时序和扫描结果才最终定位。