FPGA并行设计思想

1.FPGA 开发的本质是利用空间上的并行性（Spatial Parallelism），这要求开发者从习惯的“顺序思维”切换到“并行思维”
2.HLS的#pragma HLS PIPELINE 指令可以将函数或循环转换成流水线结构，显著提升吞吐量：
其目的是将顺序的执行，变成多模块可以在时间线上的重叠，从而提高了吞吐量
pipeline和dataflow指令的重要性。
3.指令优化说明
循环流水化 (Loop Pipelining)：对循环应用PIPELINE指令。理解启动间隔（II）的概念，II=1 表示每个时钟周期都能处理一个新输入，是实现最高吞吐率的关键。
数组分割 (ARRAY_PARTITION)：为了同时读取多个数据（例如，在一次处理中读取多个系数和移位寄存器的值），需要使用数组分割来增加存储器的读写端口
循环展开 (Loop Unrolling)：与数组分割配合，将循环体复制多份，实现并行计算。
4.定点化设计
ap_fixed 数据类型可用于自定义位宽和精度

5.FPGA 架构设计的核心所在，也是“空间换时间”和“时间换空间”思想的直接体现。

6.CPU,GPU,FPGA

7.如果存在逐像素的、数据间无强依赖的操作，就非常适合用FPGA流式处理
1.颜色空间转换
2.图像滤波
3.形态学操作
4.算术运算
5.LUT查找表映射