HLS设计存在的问题

PE:processing elements处理单元
并行处理像素。
每个 PE 都由管理输入和输出矩阵的 BRAM 控制器模块，计算每个单元的新值的平均模块以及计算 PE 累积误差的错误模块组成。PE 的基本操作包括在每个时间步中遍历两次输入矩阵。
1.BRAM分割优化
2.HLS精细的流水线控制确实比较难，特别是状态机，写得人很难受。
3.HLS支持for-loops、while-loops和do-while loops。
4.无论是HLS还是Verilog，两者代表了两个“极端”的方向。Verilog可以精准的控制电路实现，但实现起来需要较长的周期，而HLS虽然可快速迭代，但其从软件到硬件翻译无论是面积还是资源均难以控制