别让自举电路‘举’不起来：深入IR2104数据手册，搞懂H桥高端驱动的门道
别让自举电路‘举’不起来：深入IR2104数据手册，搞懂H桥高端驱动的门道
当你的电机驱动板只能单向转动，或者高端MOS管莫名发烫时，问题往往出在那个看似简单的自举电路上。许多工程师在调试H桥时会遇到这样的困境：明明电路连接正确，元器件参数也没问题，但高端驱动就是无法可靠工作。本文将带你穿透表象，从IR2104芯片的内部结构出发，揭示自举电路工作的深层机制。
1. 自举电路的本质：给高端MOS管搭个"电压梯"
1.1 为什么需要自举？
在H桥电路中，低端MOS管的驱动相对简单——源极接地，只要栅极电压超过阈值Vth就能导通。但高端MOS管的源极连接负载，当MOS管导通时，源极电压会升至电源电压VM。此时若要保持导通，栅极电压必须高于源极电压+Vth，这就是所谓的"自举"需求。
典型参数对比：
| 参数 | 低端MOS驱动要求 | 高端MOS驱动要求 |
|---|---|---|
| 栅极电压 | >Vth | >(VM + Vth) |
| 源极参考点 | 固定接地 | 随负载浮动 |
| 驱动复杂度 | 简单 | 需要自举或隔离驱动 |
1.2 IR2104的解决方案
IR2104采用了一种巧妙的电荷泵方案：
- 自举二极管(D1)：通常选用快恢复二极管如1N5819
- 自举电容(Cboot)：1μF~10μF耐压16V以上的电容
- 内部电平移位电路：将控制信号传递到高压侧
关键提示：自举电容的充电回路必须完整。当低端MOS导通时，电容通过VCC→D1→Cboot→低端MOS→GND路径充电。
2. 动态工作过程：三阶段循环揭秘
2.1 阶段一：电容充电期
- 低端MOS导通，高端MOS关闭
- 电流路径：VCC→D1→Cboot→低端MOS→GND
- 电容电压稳定在VCC（约12V）
VCC ──┬───|>|──┬── Cboot │ │ R LO─┐ │ │ GND MOS─GND2.2 阶段二：死区过渡期
- 高低端MOS同时关闭（防直通）
- 电容保持电荷，二极管反偏截止
- 典型死区时间：50ns~500ns（取决于PWM频率）
2.3 阶段三：高端驱动期
- 高端MOS导通，电容电压叠加在VS上
- 此时栅极电压：VB = VS + Vboot ≈ VM + VCC
- 维持时间受电容容量和PWM频率影响
计算示例：当VM=7.4V，VCC=12V时：
- VS ≈ 7.4V（导通压降）
- VGS = VB - VS ≈ 12V
- 远高于LR7843的Vth(2.3V)
3. 常见误区与实战调试技巧
3.1 "不用PWM也能工作"的假象
某些低Vth MOS管（如LR7843）在自举失效时仍能导通，但这会带来两个问题：
- 导通电阻增大：VGS=4V时的Rds比VGS=10V时可能高出2-3倍
- 开关损耗加剧：栅极电荷未充分注入导致开关过渡时间延长
实测数据对比：
| VGS(V) | Rds(mΩ) | 开关损耗(nJ) |
|---|---|---|
| 4 | 4.5 | 120 |
| 10 | 3.3 | 80 |
3.2 示波器调试关键点
- HO波形：应看到幅值=VB的PWM信号
- VS波形：应跟随PWM频率浮动
- VGS波形：高端MOS导通期间应保持稳定
调试要点：当发现VGS幅值不足时，重点检查：
- 自举电容是否漏电
- 二极管反向恢复特性
- 低端MOS导通是否充分
4. 参数选型与优化策略
4.1 电容选择黄金法则
容量计算：
Cboot > Qg/(VCC - Vf - VM - Vmargin)其中：
- Qg: MOS管栅极总电荷
- Vf: 二极管正向压降
- Vmargin: 设计余量(通常1~2V)
类型推荐：
- 钽电容：ESR低，体积小
- 陶瓷电容：高频特性好
- 避免电解电容（高频性能差）
4.2 二极管选型要点
| 参数 | 要求值 | 典型器件 |
|---|---|---|
| 反向耐压 | >VM + 20% | 1N5819 |
| 正向电流 | >Icbspk | SS14 |
| 恢复时间 | <100ns | BAS21 |
5. 进阶话题：当自举不够用时
对于超高边电压(>600V)应用，可以考虑：
隔离驱动方案：
- 光耦隔离（如HCPL-3120）
- 变压器隔离
- 电容隔离
集成方案对比：
- IR2104：成本低，适合<200V
- IRS21844：带DESAT保护
- UCC21520：5kV隔离
在完成多个电机驱动项目后，我发现最容易被忽视的是自举电容的布局——应尽量靠近VB和VS引脚，走线长度不超过1cm。某次调试中，仅因电容走线过长就导致高端驱动异常，缩短走线后问题立即解决。