Verdi 2017.12实战：一步步教你用UVM Debug Mode追踪寄存器模型与Sequence事务

Verdi 2017.12实战：UVM Debug Mode全流程调试指南

在芯片验证领域，高效的调试能力直接决定项目进度。当测试平台遇到寄存器读写异常或sequence事务不符合预期时，如何快速定位问题根源？Verdi 2017.12提供的UVM Debug Mode正是为解决这类痛点而生。不同于常规波形调试，这套工具链能完整追踪UVM寄存器模型的访问历史和sequence事务的生成逻辑，特别适合以下场景：

• 寄存器前门/后门访问结果不一致
• sequence产生的transaction与预期协议不符
• 寄存器域段(field)值被意外修改
• 多sequence并发执行时的时序问题

本文将基于真实项目经验，详解从环境配置到高级调试技巧的全套工作流。我们假设您已具备基础UVM知识，并安装了Verdi 2017.12版本（注意：部分功能在早期版本可能受限）。

1. 环境配置与启动准备

1.1 Makefile关键参数配置

在编译阶段需要启用Verdi专用的UVM调试功能。以下是一个标准Makefile的修改示例：

VCS_OPTS = -debug_access+all -kdb -lca UVM_OPTS = +UVM_VERDI_TRACE=REG,SEQ +UVM_VERDI_HIER=uvm_test_top VERDI_OPTS = -gui=verdi -verdi_opts "-uvm -nologo" sim: vcs $(VCS_OPTS) $(UVM_OPTS) -timescale=1ns/1ps -f filelist.f ./simv $(VERDI_OPTS)

关键参数说明：

• +UVM_VERDI_TRACE=REG,SEQ启用寄存器和sequence的追踪
• +UVM_VERDI_HIER指定顶层UVMTEST路径以优化加载速度
• -kdb生成Verdi专用的知识数据库(KDB)

注意：若使用Questa等其它仿真器，需替换为对应的编译选项，但UVM_VERDI相关参数保持一致

1.2 仿真数据生成与加载

成功编译后运行仿真，Verdi会自动启动并加载以下数据：

• FSDB波形文件（默认生成）
• UVM结构信息（通过KDB加载）
• 寄存器与sequence的调试符号

常见问题排查：

• 若寄存器视图为空，检查是否遗漏+UVM_VERDI_TRACE=REG
• 若sequence事务不显示，确认测试平台是否调用了uvm_sequence::start()

2. 寄存器调试实战技巧

2.1 寄存器视图深度解析

在Verdi主界面通过Windows → UVM Register打开专用视图。这个面板分为三个核心区域：

右键点击任意寄存器可选择Trace in Transaction将其关联到事务浏览器，这是排查寄存器访问冲突的利器。

2.2 典型调试案例：后门访问异常

假设发现某个寄存器的前门读值与后门读值不一致，可按以下步骤分析：

1. 在寄存器视图中过滤目标寄存器
2. 检查最近10次访问的access_kind列（显示FRONTDOOR/BACKDOOR）
3. 对可疑操作点击Go To Source跳转到调用点
4. 使用Cross Probe功能关联波形中的具体时序

# Verdi控制台命令可增强调试效率 verdi -uvm -reg -seq -f waves.fsdb & add wave -r /uvm_test_top/env/reg_model

提示：遇到寄存器值被意外修改的情况，优先检查auto_predict设置和mirror()调用时机

3. Sequence事务追踪方法论

3.1 事务浏览器的高级用法

通过Tools → Transaction Browser打开核心调试界面后：

1. 点击Add Sequence按钮选择目标sequence
2. 在过滤栏输入uvm_sequence缩小范围
3. 勾选Show Predefined Fields显示标准UVM字段

关键字段说明：

• sequencer_id：标识产生事务的sequencer
• transaction_id：唯一事务ID用于跨工具追踪
• start_time/end_time：精确到ps级的时间戳

3.2 多Sequence并发调试

当多个sequence并行执行时，使用这些技巧理清时序关系：

• 按sequencer_id分组后排序
• 添加自定义列显示parent_sequence_id
• 导出CSV后用Excel生成甘特图

# 导出当前视图到CSV transaction -export -format csv -file seq_trace.csv

典型调试场景：

• 检测sequence间的执行重叠
• 验证transaction间隔是否符合协议
• 定位sequence提前终止的问题

4. 高级调试场景解决方案

4.1 寄存器与Sequence的联合分析

在复杂场景下，需要关联分析寄存器访问和sequence行为：

1. 在Transaction Browser中定位可疑事务
2. 右键选择Show in Register View
3. 交叉检查同一时间点的寄存器状态

这种方法特别适用于：

• 检测sequence未正确配置寄存器
• 诊断寄存器值在sequence执行期间被篡改
• 验证中断处理流程中的寄存器清理操作

4.2 性能优化技巧

大规模验证环境可能产生海量调试数据，这些方法可提升效率：

• 在Makefile中添加+UVM_VERDI_TRACE_FILTER="my_sequence*"按通配符过滤
• 使用transaction -limit 1000控制加载数量
• 启用增量加载模式减少内存占用

# 动态过滤已加载的数据 filter -create -expr {sequencer_id == "env.master_sequencer"} filter -apply -name master_only

5. 版本适配与疑难解答

5.1 2017.12版本专有特性

该版本引入了几个关键改进：

• 寄存器访问历史支持双向过滤（按时间/按数值）
• Sequence事务可显示用户自定义字段
• 新增uvm_sequence::record_property()API增强追踪

5.2 常见问题解决方案

问题1：寄存器视图显示"No UVM register data"

• 检查编译时是否启用+UVM_VERDI_TRACE=REG
• 确认寄存器模型已通过build()正确实例化

问题2：Sequence事务缺少关键字段

• 在sequence中调用uvm_sequence::record_int("field", value)
• 重新编译时添加+UVM_RECORD_ALL_FIELDS

问题3：Verdi响应缓慢

• 尝试-verdi_opts "-uvm -fast"
• 关闭不需要的视图如Coverage Dashboard