ARM独占加载指令LDREXD与LDREXH详解

1. ARM独占加载指令概述

在多核处理器系统中，共享内存的同步访问是一个核心挑战。ARM架构通过一组特殊的独占加载指令（如LDREXD和LDREXH）配合独占存储指令（STREX系列）提供了硬件级的原子操作支持。这些指令构成了ARM平台上实现无锁数据结构、信号量等同步原语的基础设施。

独占加载指令的工作机制可以类比为图书馆的"预留"系统：当你想修改某本书时，首先需要登记预留（LDREX），这时系统会标记这本书的状态；当你实际修改时（STREX），系统会检查标记是否仍然有效，防止其他人的并发修改。这种机制比完全锁定的方案更高效，因为它允许其他线程在未冲突时继续访问。

2. LDREXD指令深度解析

2.1 指令功能与编码格式

LDREXD（Load Register Exclusive Doubleword）是ARMv7及更高版本提供的64位独占加载指令，其基本语法为：

LDREXD{cond} Rt, Rt2, [Rn]

其中：

• cond：可选的条件码
• Rt/Rt2：目标寄存器对（必须为连续编号，且Rt为偶数）
• Rn：基址寄存器

指令编码包含两种形式：

1. A32编码（32位ARM指令集）：

   • 操作码区域：0b00011011
   • 条件码字段：4位
   • 寄存器编号字段：Rt(4位)、Rn(4位)

2. T32编码（Thumb-2指令集）：

   • 双16位编码格式
   • 第一个16位包含主要操作码0b111010001101
   • 第二个16位指定寄存器编号和附加选项

2.2 操作语义详解

当处理器执行LDREXD指令时，会触发以下原子操作序列：

1. 地址计算：从Rn寄存器获取基地址（不应用偏移）
2. 内存访问：从计算出的地址加载连续的64位数据
3. 寄存器写入：
   • 大端模式：Rt←高32位，Rt2←低32位
   • 小端模式：Rt←低32位，Rt2←高32位
4. 监视器标记：
   • 全局监视器：标记该物理地址为当前PE独占
   • 本地监视器：设置为活跃独占状态

关键限制条件：

• Rt必须为偶数寄存器，且Rt2必须为Rt+1
• 如果Rn或目标寄存器为PC(R15)，行为不可预测
• 在ARMv7中，如果Rt[0]=1（奇数寄存器），可能触发不可预测行为

2.3 典型应用场景

// 使用LDREXD/STREXD实现64位原子加法 uint64_t atomic_add_64(volatile uint64_t *ptr, uint64_t value) { uint64_t old_val, new_val; uint32_t res; do { __asm__ __volatile__( "ldrexd %0, %H0, [%3]\n" "adds %1, %0, %4\n" "adc %H1, %H0, %H4\n" "strexd %2, %1, %H1, [%3]" : "=&r"(old_val), "=&r"(new_val), "=&r"(res) : "r"(ptr), "r"(value) : "cc", "memory"); } while (res != 0); return old_val; }

这种模式常见于：

• 64位计数器原子更新
• 双字标志位的原子修改
• 无锁队列的指针更新

3. LDREXH指令深度解析

3.1 指令功能与编码差异

LDREXH（Load Register Exclusive Halfword）用于16位半字的独占加载，语法为：

LDREXH{cond} Rt, [Rn]

与LDREXD的主要区别：

• 数据宽度：16位（零扩展到32位）
• 寄存器用量：只需一个目标寄存器
• 监视范围：仅标记2字节内存区域

编码格式相似但操作码不同：

• A32操作码：0b00011111
• T32操作码前缀：0b111010001101（与LDREXD相同但后缀不同）

3.2 执行流程详解

1. 地址生成：使用Rn中的基地址（无偏移）
2. 内存读取：从指定地址加载16位数据
3. 数据扩展：零扩展至32位写入Rt
4. 监视器设置：
   • 全局监视器记录2字节区域
   • 本地监视器置位

特殊约束条件：

• 目标寄存器不能为PC(R15)
• 在ARMv7中，Rn也不能为PC
• ARMv8放宽了部分限制（如允许使用SP）

3.3 使用示例与优化

// 使用LDREXH/STREXH实现16位标志的原子修改 bool atomic_flag_test_and_set(volatile uint16_t *flag) { uint32_t res, old_val; do { __asm__ __volatile__( "ldrexh %0, [%2]\n" "cmp %0, #0\n" "movne %1, #1\n" "moveq %0, #1\n" "strexh %1, %0, [%2]" : "=&r"(old_val), "=&r"(res) : "r"(flag) : "cc", "memory"); } while (res != 0); return (old_val != 0); }

性能优化要点：

• 尽量将独占操作放在紧凑循环中
• 避免在LDREX和STREX之间插入可能触发异常的操作
• 对于高频竞争变量，考虑使用内存屏障

4. 监视器系统工作原理

4.1 全局监视器架构

ARM的全局监视器（Global Monitor）通常实现为每个物理地址的1位状态标记，具有以下特性：

典型的多核交互流程：

1. Core 1执行LDREX [A]：将地址A标记为Exclusive（Core 1）
2. Core 2执行LDREX [A]：保持Exclusive状态但更新关联Core
3. Core 1执行STREX [A]：成功（清除Exclusive标记）
4. Core 2执行STREX [A]：失败（返回1）

4.2 本地监视器机制

本地监视器（Local Monitor）是PE内部的简化状态机：

关键行为规则：

• 任何异常都会重置本地监视器
• CLREX指令可显式清除状态
• 上下文切换时需要保存/恢复监视器状态

4.3 内存属性影响

监视器行为受内存类型属性控制：

• 普通内存（Normal）：完全支持独占访问
• 设备内存（Device）：通常不支持独占操作
• 强序内存（Strongly-ordered）：可能限制监视器使用

在Linux内核中，相关定义如下：

// arch/arm/include/asm/barrier.h #define dsb(opt) __asm__ __volatile__ ("dsb " #opt : : : "memory") #define dmb(opt) __asm__ __volatile__ ("dmb " #opt : : : "memory") // 独占访问前的内存屏障使用示例 #define __arm_ldrexh(ptr) ({ \ unsigned int __val; \ dmb(ishst); \ __asm__ __volatile__("ldrexh %0, [%1]" \ : "=&r" (__val) : "r" (ptr)); \ dmb(ish); \ __val; })

5. 编程实践与问题排查

5.1 正确使用模式

有效的独占操作编程模式应遵循：

1. 加载-修改-存储的原子性

   do { old = LDREX(ptr); new = modify(old); } while (STREX(ptr, new));

2. 有限重试机制

   #define MAX_RETRY 10 int retry = 0; do { if (++retry > MAX_RETRY) return -EBUSY; // ...原子操作... } while (strex_result);

5.2 常见问题与解决方案

问题1：STREX始终失败

可能原因：

• 在LDREX和STREX之间有中断或异常
• 其他核心修改了目标内存
• 内存区域不支持独占访问

解决方案：

// 添加内存屏障 #define atomic_op(ptr, val) ({ \ int ret, retry = 0; \ do { \ typeof(*(ptr)) old = __arm_ldrex(ptr); \ typeof(*(ptr)) new = old + val; \ dmb(ish); \ ret = __arm_strex(new, ptr); \ if (retry++ > 10) break; \ } while (ret); \ ret; })

问题2：性能下降严重

优化策略：

• 减小临界区范围
• 使用退避算法
• 考虑改用LL/SC实现

// 带指数退避的重试机制 void atomic_backoff_init(atomic_backoff_t *backoff) { backoff->count = 1; } void atomic_backoff(atomic_backoff_t *backoff) { for (int i = 0; i < backoff->count; i++) cpu_relax(); backoff->count = (backoff->count << 1) | 1; if (backoff->count > MAX_BACKOFF) backoff->count = MAX_BACKOFF; }

5.3 跨架构兼容性处理

不同ARM架构版本的差异处理：

#if __ARM_ARCH >= 8 // ARMv8+使用单寄存器64位加载 #define ldrexd(ptr) ({ \ uint64_t val; \ __asm__("ldrexd %0, %H0, [%1]" \ : "=&r"(val) : "r"(ptr)); \ val; }) #else // ARMv7需要寄存器对 #define ldrexd(ptr) ({ \ union { uint64_t v; uint32_t p[2]; } res; \ __asm__("ldrexd %0, %1, [%2]" \ : "=&r"(res.p[0]), "=&r"(res.p[1]) \ : "r"(ptr)); \ res.v; }) #endif

6. 性能分析与优化

6.1 微架构级优化

现代ARM处理器（如Cortex-A系列）的独占操作实现细节：

优化建议：

• 避免在同一个缓存行放置多个竞争变量
• 对高频访问变量进行对齐处理

__attribute__((aligned(64))) atomic_t counter;

6.2 指令调度策略

理想的指令流水：

1. 提前加载必要数据
2. 紧凑的LDREX-计算-STREX序列
3. 最小化中间指令数量

反面示例：

// 不良实践：LDREX和STREX之间操作过多 old = ldrex(ptr); // ...大量计算... res = strex(ptr, new); // 高概率失败

6.3 真实性能数据对比

在Cortex-A72上的测试结果（单位：ns）：

7. 扩展应用与未来演进

7.1 Linux内核中的使用

内核关键路径上的应用实例：

// arch/arm/include/asm/atomic.h static inline void atomic_add(int i, atomic_t *v) { unsigned long tmp; int result; prefetchw(&v->counter); __asm__ __volatile__("@ atomic_add\n" "1: ldrex %0, [%3]\n" " add %0, %0, %4\n" " strex %1, %0, [%3]\n" " teq %1, #0\n" " bne 1b" : "=&r" (result), "=&r" (tmp), "+Qo" (v->counter) : "r" (&v->counter), "Ir" (i) : "cc"); }

7.2 ARMv8/ARMv9增强

新架构的改进包括：

• LSE（Large System Extensions）指令集
• 单条指令实现原子操作（如LDADD）
• 更精细的监视器控制

// ARMv8.1的原子加法指令 ldadd x0, x1, [x2] // 等价于: // 1: ldrex x3, [x2] // add x3, x3, x0 // strex w4, x3, [x2] // cbnz w4, 1b // mov x1, x3

7.3 调试与性能分析

常用工具和方法：

• ARM CoreSight ETM跟踪独占操作
• PMU事件监控：
  • 0x06：成功STREX计数
  • 0x07：失败STREX计数
• 使用DS-5或Streamline分析竞争情况

在Linux内核中获取PMU计数：

// 配置PMU事件 void setup_pmu(void) { asm volatile("mcr p15, 0, %0, c9, c12, 5" :: "r"(0)); // 选择计数器0 asm volatile("mcr p15, 0, %0, c9, c13, 1" :: "r"(0x06)); // STREX成功 asm volatile("mcr p15, 0, %0, c9, c12, 5" :: "r"(1)); // 选择计数器1 asm volatile("mcr p15, 0, %0, c9, c13, 1" :: "r"(0x07)); // STREX失败 asm volatile("mcr p15, 0, %0, c9, c12, 0" :: "r"(0x7)); // 启用计数器 }