Verilog实战：从零构建高效仲裁器（Arbiter）的设计与优化

1. 仲裁器基础概念与设计需求

在数字系统中，当多个主设备（Master）需要共享同一总线或存储资源时，仲裁器就像交通警察一样协调访问顺序。我遇到过这样一个真实案例：某AI芯片设计中使用8个计算单元共享DDR控制器，如果没有合理的仲裁机制，系统吞吐量直接下降40%。

仲裁器的核心任务可以归纳为三点：

• 冲突检测：识别同时发生的多个请求信号
• 优先级判定：根据预设算法确定服务顺序
• 授权管理：确保同一时刻只有一个主设备获得控制权

常见的性能指标包括：

• 吞吐量：单位时间内处理的请求数
• 延迟：从请求发出到获得授权的时间
• 公平性：各主设备获得服务的均衡程度

以AXI总线为例，典型的仲裁场景需要考虑：

1. 突发传输的连续性要求
2. 实时性敏感模块的优先级
3. 带宽分配的动态调整需求

// 最简单的2主设备仲裁器接口 module arbiter( input clk, input rst_n, input req0, // 主设备0请求 input req1, // 主设备1请求 output reg gnt0, // 主设备0授权 output reg gnt1 // 主设备1授权 );

2. 严格优先级仲裁设计与实现

2.1 固定优先级方案

就像医院急诊分诊，高优先级请求永远优先处理。我在某网络芯片项目中用这种方案处理DMA控制，将视频传输通道设为最高优先级。具体实现要点：

• 优先级固定不变（如agent0 > agent1 > ...）
• 高优先级请求会"饿死"低优先级请求
• 适合实时性要求差异明显的场景

关键时序：

1. 时钟上升沿采样请求信号
2. 组合逻辑生成授权信号
3. 下一个时钟沿更新授权状态

always @(posedge clk or negedge rst_n) begin if(!rst_n) begin gnt0 <= 0; gnt1 <= 0; end else begin case(1'b1) req0: begin gnt0 <= 1; gnt1 <= 0; end req1: begin gnt0 <= 0; gnt1 <= 1; end default: begin gnt0 <= 0; gnt1 <= 0; end endcase end end

2.2 防饿死机制优化

纯优先级仲裁有个致命缺陷——低优先级设备可能永远得不到服务。我在实际项目中通过添加超时计数器解决：

1. 为每个主设备设置最大等待周期
2. 超时后临时提升其优先级
3. 服务完成后恢复原始优先级

reg [15:0] timeout_cnt[0:1]; always @(posedge clk) begin if(req0 && !gnt0) timeout_cnt[0] <= timeout_cnt[0] + 1; else timeout_cnt[0] <= 0; if(req1 && !gnt1) timeout_cnt[1] <= timeout_cnt[1] + 1; else timeout_cnt[1] <= 0; end wire emergency_gnt1 = (timeout_cnt[1] > 16'hFF);

3. 轮询仲裁方案深度优化

3.1 基础轮询实现

就像银行叫号系统，每个请求按顺序服务。在某存储控制器设计中，我用这种方案实现了95%的公平性。核心设计要点：

• 维护一个指针记录当前服务对象
• 每次仲裁后指针循环递增
• 跳过无请求的设备

reg [2:0] current_agent; always @(posedge clk) begin if(|req) begin for(int i=1; i<=8; i++) begin if(req[(current_agent+i)%8]) begin current_agent <= (current_agent+i)%8; break; end end end end

3.2 消除死周期技巧

传统轮询存在授权到数据传输的延迟（dead cycle）。通过以下方法优化：

1. 提前数据准备：在授权周期同时输出首数据
2. 流水线仲裁：当前传输未结束即开始下一轮仲裁
3. 带外信号：增加start_access/end_access握手

// 流水线仲裁示例 always @(posedge clk) begin if(!bus_busy && |req) begin // 新仲裁 grant <= next_grant(req, current_agent); bus_busy <= 1; end else if(end_access) begin bus_busy <= 0; end end

4. 高级仲裁算法实现

4.1 权重轮询(WRR)设计

就像CPU时间片分配，不同设备获得不同服务比例。某云计算芯片中，我们实现了动态权重调整：

两种实现方式对比：

// 计数法实现核心代码 reg [7:0] weight[0:3]; reg [7:0] remain_weight[0:3]; always @(posedge clk) begin if(arbitration_done) begin for(int i=0; i<4; i++) begin if(remain_weight[i] > 0) remain_weight[i] <= remain_weight[i] - 1; else if(weight_update) remain_weight[i] <= weight[i]; end end end

4.2 混合优先级设计

结合优先级和轮询的优点，就像机场值机分为头等舱和经济舱队列：

1. 将主设备分为高/低优先级组
2. 组间采用优先级仲裁
3. 组内使用轮询机制

// 组优先级判断 wire group_sel = |hi_pri_req ? 1'b0 : 1'b1; // 组内轮询 always @(*) begin if(group_sel) begin // 低优先级组轮询逻辑 end else begin // 高优先级组轮询逻辑 end end

5. 时序优化与面积权衡

5.1 关键路径优化

仲裁器常成为时序瓶颈，通过以下方法优化：

1. 请求预处理：将请求信号打拍寄存
2. 并行优先级编码：使用Wallace树结构
3. 多级仲裁：将宽位仲裁拆分为多级

// Wallace树优先级编码示例 wire [7:0] req_mask = req & (~req + 1); assign grant = req_mask;

5.2 可配置设计

通过参数化设计提高复用性：

module arbiter #( parameter WIDTH = 4, parameter TYPE = "ROUND_ROBIN" )( input [WIDTH-1:0] req, output [WIDTH-1:0] grant ); generate if(TYPE == "ROUND_ROBIN") begin // 轮询实现 end else if(TYPE == "PRIORITY") begin // 优先级实现 end endgenerate endmodule

6. 验证与调试技巧

6.1 功能覆盖率点

在验证某PCIe仲裁器时，我设计了这些覆盖点：

1. 所有主设备同时请求场景
2. 权重动态调整过程
3. 连续请求与间歇请求混合
4. 超时触发优先级提升

6.2 断言检查示例

// 单一授权断言 assert property (@(posedge clk) $onehot0(grant)); // 无请求时无授权 assert property (@(posedge clk) !(|req) |-> !(|grant)); // 权重保证断言 assert property (@(posedge clk) weight[0] > weight[1] |-> $past(req[0]&&req[1],10) |-> $countones(grant[0]) > $countones(grant[1]));

7. 实际项目经验分享

在某5G基带芯片项目中，我们遇到了仲裁器导致的吞吐量瓶颈。通过以下优化将性能提升35%：

1. 将固定权重改为基于队列深度的动态调整
2. 添加紧急请求通道（最高优先级）
3. 实现授权预判机制

// 动态权重计算 always @(posedge clk) begin for(int i=0; i<8; i++) begin weight[i] <= queue_depth[i] * factor[i]; end end

调试中发现一个典型问题：仲裁状态机在某些异常条件下会死锁。解决方法是在所有状态跳转中添加超时返回机制，这让我深刻体会到鲁棒性设计的重要性。