当前位置：首页 > news >正文

FPGA实战：SPI总线驱动Flash存储全解析（时序与模块设计）

news 2026/5/15 12:06:38

1. SPI总线与Flash存储基础

第一次接触SPI总线和Flash存储时，我被它们的高效和简洁深深吸引。SPI（Serial Peripheral Interface）作为一种同步串行通信协议，在嵌入式系统中扮演着重要角色。它只需要四根线就能实现全双工通信，这种简洁性让电路设计变得非常清爽。

W25Q64FV这颗Flash芯片特别有意思，它采用SPI接口，容量为64Mb（8MB），内部组织成128个块，每个块包含16个扇区，每个扇区又有16页，每页256字节。这种层级结构让我想起了书本的目录-章节-段落的设计，非常便于管理和操作。

SPI总线的四根关键信号线各司其职：

SCLK：时钟信号，由主设备（通常是FPGA或MCU）产生
MOSI：主设备输出，从设备输入
MISO：主设备输入，从设备输出
CS：片选信号，低电平有效

在实际项目中，我发现SPI的四种工作模式（CPOL/CPHA组合）需要特别注意。W25Q64FV通常工作在模式0（CPOL=0，CPHA=0）和模式3（CPOL=1，CPHA=1）。模式0下，时钟空闲时为低电平，数据在上升沿采样；模式3则相反。这个细节在调试时特别关键，一旦搞错模式，通信就会完全失败。

2. 硬件连接与初始化设计

拿到W25Q64FV芯片后，我做的第一件事就是仔细研究它的引脚定义。这个芯片有8个引脚，但核心的还是那几个SPI接口引脚。除了标准的SPI四线外，还有WP（写保护）和HOLD（暂停）两个功能引脚，这两个引脚在设计中经常被忽略，但它们对系统稳定性很重要。

在我的FPGA项目中，硬件连接是这样安排的：

// FPGA引脚分配示例 assign flash_cs = spi_cs; // 片选信号 assign flash_sck = spi_sck; // 时钟 assign flash_mosi = spi_mosi; // 主出从入 assign spi_miso = flash_miso; // 主入从出 assign flash_wp = 1'b1; // 写保护禁用 assign flash_hold = 1'b1; // 保持功能禁用

初始化阶段有几个关键点需要注意。首先是上电后的稳定时间，W25Q64FV需要至少1ms的上电复位时间。其次是初始状态设置，我通常会先读取设备ID（0x90指令）来确认通信是否正常。这个步骤看似简单，但在调试阶段能节省大量时间。

记得有一次，我忽略了上电稳定时间，直接开始通信，结果读取的数据全是乱码。后来在示波器上观察才发现，芯片还没完全准备好就收到了指令。这个教训让我养成了在初始化代码中加入适当延时的习惯。

3. 核心指令模块实现

3.1 写使能模块

写使能（Write Enable）是操作Flash的基础，任何写入或擦除操作前都必须先发送写使能指令（0x06）。这个设计是为了防止意外修改数据，相当于是给芯片上了把"安全锁"。

在Verilog中，我是这样实现写使能时序的：

task write_enable; begin cs_n = 1'b0; // 拉低片选 send_byte(8'h06); // 发送写使能指令 cs_n = 1'b1; // 拉高片选 #100; // 短暂延时 end endtask

这里有个小技巧：发送完指令后，我会立即读取状态寄存器来确认WEL位是否真的被置1。有时候由于时序问题，指令可能没有正确执行，这个检查步骤能及早发现问题。

3.2 状态读取模块

状态寄存器就像是Flash芯片的"健康仪表盘"，能告诉我们芯片当前的工作状态。W25Q64FV有两个状态寄存器，最常用的是状态寄存器1，其中的BUSY位和WEL位尤为重要。

读取状态的指令是0x05，实现代码如下：

function [7:0] read_status; begin cs_n = 1'b0; send_byte(8'h05); // 读状态指令 read_status = recv_byte(); // 读取状态字节 cs_n = 1'b1; end endfunction

在实际使用中，我经常需要轮询BUSY位，特别是在擦除或编程操作后。这里有个经验：轮询间隔不宜太短，否则会增加总线负载；也不宜太长，否则会降低效率。我通常设置为1ms的间隔，这个值在大多数场景下都能取得不错的平衡。

4. 数据操作模块详解

4.1 页编程模块

页编程（Page Program）是向Flash写入数据的主要方式，指令码是0x02。这里有几个关键点需要注意：每次写入不能跨页（最多256字节），而且只能将1变为0，不能将0变回1（需要先擦除）。

我的页编程实现分为三步：

发送写使能指令
发送页编程指令和地址
发送要写入的数据

task page_program; input [23:0] addr; input [7:0] data[0:255]; integer i; begin write_enable(); // 第一步：写使能 cs_n = 1'b0; send_byte(8'h02); // 页编程指令 send_byte(addr[23:16]); // 地址高位 send_byte(addr[15:8]); send_byte(addr[7:0]); for(i=0; i<256; i=i+1) // 发送数据 send_byte(data[i]); cs_n = 1'b1; wait_ready(); // 等待编程完成 end endtask

4.2 数据读取模块

读取数据相对简单，指令是0x03。但要注意的是，Flash支持连续读取，只要保持CS为低，地址会自动递增，这样可以高效读取大块数据。

我的读取实现如下：

task read_data; input [23:0] addr; output [7:0] data[0:255]; integer i; begin cs_n = 1'b0; send_byte(8'h03); // 读数据指令 send_byte(addr[23:16]); // 地址 send_byte(addr[15:8]); send_byte(addr[7:0]); for(i=0; i<256; i=i+1) data[i] = recv_byte(); // 连续读取 cs_n = 1'b1; end endtask

在实际项目中，我发现连续读取时时钟频率不能太高，否则会导致数据出错。W25Q64FV的最高读取时钟频率是104MHz，但为了稳定性，我通常使用50MHz。

5. 擦除操作模块

5.1 扇区擦除

扇区擦除（Sector Erase）是最常用的擦除操作，指令是0x20。每个扇区4KB，擦除后所有位都变为1（0xFF）。这里要特别注意，擦除前必须确保该扇区没有需要保留的数据。

task sector_erase; input [23:0] addr; begin write_enable(); // 必须先写使能 cs_n = 1'b0; send_byte(8'h20); // 扇区擦除指令 send_byte(addr[23:16]); // 扇区地址 send_byte(addr[15:8]); send_byte(addr[7:0]); cs_n = 1'b1; wait_ready(); // 等待擦除完成 end endtask

5.2 整片擦除

整片擦除（Chip Erase）指令是0xC7或0x60，它会擦除整个芯片。这个操作要慎用，因为它需要较长时间（典型值几十秒）且不可中断。我在项目中通常只用于出厂前的初始化。

擦除操作最需要注意的是电源稳定性。有一次我在擦除过程中电源出现波动，导致芯片部分区域损坏。后来我增加了电源监控电路，在电压不稳时立即停止擦除操作。

6. 状态机设计与优化

6.1 基本状态机设计

为了管理复杂的SPI时序，我设计了一个状态机来控制整个通信流程。基本状态包括：

IDLE：空闲状态
CMD_SEND：发送指令
ADDR_SEND：发送地址
DATA_SEND：发送数据
DATA_READ：读取数据
WAIT_BUSY：等待操作完成

状态机的Verilog实现框架：

always @(posedge clk or posedge rst) begin if(rst) begin state <= IDLE; end else begin case(state) IDLE: if(start) state <= CMD_SEND; CMD_SEND: if(cmd_done) state <= ADDR_SEND; // 其他状态转换... endcase end end