当前位置：首页 > news >正文

FPGA/数字IC面试必刷：Verilog里‘12‘hx’和‘16‘sz?’这种常量到底怎么算？

news 2026/5/15 18:46:04

FPGA/数字IC面试必刷：Verilog常量解析实战指南

面试官最爱问的Verilog常量陷阱题

最近帮几位学弟学妹模拟FPGA面试，发现Verilog常量相关的题目几乎成了必考题。特别是那些带有x/z和符号标记的非常规写法，往往让初学者一头雾水。记得我第一次被问到"16'sd?"的含义时，大脑直接宕机了三秒钟。

这类题目之所以高频出现，是因为它们能快速考察候选人对Verilog底层处理机制的理解深度。不同于常规语法题，这些"刁钻"的常量问题需要你同时掌握：

位宽填充规则
有/无符号数判断逻辑
补码运算原理
特殊值(x/z)的传播特性

下面我们就拆解几个经典面试题，带你建立系统的分析框架。

1. 基础规则速记卡

1.1 常量格式三要素

Verilog整数常量的第二种形式包含三个关键部分：

[位宽]'[s][基数][数值]

注意：方括号表示可选内容，实际书写时不出现

合法基数对照表：

基数标识	进制	合法字符
b/B	二进制	0,1,x,X,z,Z,?
o/O	八进制	0-7,x,X,z,Z,?
d/D	十进制	0-9（不能含x/z）
h/H	十六制	0-9,a-f,A-F,x,X,z,Z,?

1.2 特殊字符处理规则

x/X：未知值（二进制位扩展为x）
z/Z/?：高阻态（?是z的替代写法）
_：分隔符（编译时忽略，仅提高可读性）

关键记忆点：x/z的填充宽度由基数决定——十六进制填4位，八进制填3位，二进制填1位

2. 高频考题深度解析

2.1 案例：12'hx的位宽与值

面试题：分析12'hx的最终位宽和二进制表示

解题步骤：

解析结构：位宽12，十六进制基数，数值为x
十六进制的x会影响4位二进制（即1个十六进制位）
由于只指定了1个x，需要向左填充至12位：
- 低4位：xxxx（由hx决定）
- 剩余8位：继续填充x（因为最高位是x）
最终结果：12'bxxxxxxxxxxxx

常见错误：

误认为x只填充最低位
忘记十六进制与二进制的4:1对应关系

2.2 案例：16'sz?的符号性影响

面试题：表达式16'sz? + 1的结果是什么？

关键分析：

16'sz?解析：
- 位宽16，有符号(s)，十六进制(h)，数值z?
- ?等效于z，单个z表示所有位均为z
- 最终值：16'bzzzz_zzzz_zzzz_zzzz（有符号解释）
运算特性：
- 任何数与z进行算术运算，结果均为x
- 有符号标志影响运算符行为，但z的传播优先级更高
最终结果：16'bxxxx_xxxx_xxxx_xxxx

对比实验：

module test; initial begin $display("%b", 16'sz? + 1); // 输出x扩展 $display("%b", 16'hz? + 1); // 无符号版本同样输出x end endmodule

2.3 案例：-4'shf的补码转换

面试题：计算-4'shf的十进制值

分步推导：

先解析4'shf：
- 位宽4，有符号，十六进制，数值f
- f的二进制：4'b1111
- 有符号解释：-1（补码形式）
负号操作：
- 对补码整体取反加1（包括符号位）
- 计算过程：
```
原始：1111 (-1) 取反：0000 加1：0001 (+1)
```
最终结果：+1

记忆口诀：

"负号作用补码上，连符号位一起翻"

3. 实战速查手册

3.1 常量解析流程图

开始 │ ├─ 是否有'字符？ → 否：按32位有符号十进制处理 ↓ 是 解析位宽（缺省则32位） │ 解析基数标记（检查s前缀） │ 处理特殊字符（x/z/?/_） │ ├─ 数值位宽不足？ → 是：按规则填充（注意x/z的基数影响） ↓ 否 ├─ 有负号前缀？ → 是：对补码整体取反加1 ↓ 否 确定最终位宽和值

3.2 易错点对照表

写法	常见误解	正确解析
12'hx	仅最低位为x	全部位填充x
-8'd6	直接表示-6	对8'd6取补码（实际是-122）
16'sd?	非法格式	16位全z（有符号解释）
4'shF	无符号正数15	有符号-1（4'b1111）
3'b01x	扩展为3'bxxx	保持低位x（3'b01x）