全同态加密硬件加速：近内存计算与FlexMem架构解析
1. 全同态加密的硬件加速困境与近内存计算机遇
全同态加密（Fully Homomorphic Encryption, FHE）被誉为密码学领域的"圣杯"，它允许在不解密的情况下直接对加密数据进行任意计算。这项技术在隐私保护推理、加密数据库查询等场景展现出巨大潜力。然而其计算过程中产生的密文膨胀效应（原始数据的10^3-10^6倍）和复杂的多项式运算，使得内存带宽需求成为制约性能的关键瓶颈。
传统冯·诺依曼架构中，计算单元与内存分离的设计导致"内存墙"问题在FHE场景被进一步放大。以CKKS方案为例，单个密文可达13.5MB，而一次bootstrapping操作需要处理数十个这样的密文。现有ASIC加速器如CraterLake和SHARP虽然配置了数百MB的片上SRAM，但在处理深度计算时仍面临频繁的中间结果换入换出，实际有效带宽利用率不足50%。
近内存处理（Near-Memory Processing, NMP）架构通过将计算单元嵌入DRAM层级结构，为解决这一困境提供了新思路。DRAM芯片内部存在显著的内存带宽梯度：
- 片外接口带宽：约20GB/s（DDR5）
- 片内bank间带宽：可达TB级
- subarray级带宽：理论峰值超过10TB/s
然而现有NMP方案如APACHE和FHEmem在FHE场景表现不佳，其根本原因在于未能有效应对FHE特有的两种内存访问特征：
- 变长跨距访问：NTT运算中，蝴蝶操作的数据跨距按2^s指数增长（s为阶段序号），导致传统固定stride的访存模式效率低下
- 动态数据流：BConv等算子会动态改变多项式数量，引发带宽利用率波动
2. FlexMem架构设计精要
2.1 层次化计算单元部署
FlexMem采用"同构分布式"设计理念，将处理单元(PE)按DRAM层次精准部署：
DRAM层级 | 计算单元密度 | 互连带宽 | 典型应用场景 ---------|-------------|---------|------------- Subarray | 8 PE/阵列 | 4GB/s | 基元运算(模加/模乘) Bank | 128 PE | 1.6TB/s | NTT阶段计算 Chip | 2048 PE | 2.4TB/s | 密文级并行每个PE核心包含：
- 可配置的64x64交叉开关
- 512B寄存器文件
- 支持模运算的ALU集群（含专用NTT路径）
- 相邻PE间的32bit/cycle直连通道
这种设计使得PE既能独立处理局部计算，又能通过层次化网络协作完成全局运算。实测显示，在1024点NTT中，相比传统4-step NTT实现，该架构减少16.7%的模乘操作。
2.2 自适应访存流水线
针对DRAM的行缓冲限制，FlexMem创新性地采用乒乓缓冲设计：
# 伪代码示例：subarray级流水调度 while compute_task: # 并行阶段 read_buffer = subarray_A.active_rows write_buffer = subarray_B.precharged_rows # 计算阶段 PE_array.process(read_buffer) # 交换阶段 subarray_A, subarray_B = subarray_B, subarray_A # 角色互换 overlap(precharge_A, compute_phase)这种设计将tRCD（行激活延迟）和tWR（回写延迟）隐藏在计算时间内。在TSMC 10nm工艺下实测显示，相比传统访问模式，访存效率提升2.3倍。
2.3 动态数据流重构机制
FlexMem引入运行时数据布局调整策略，关键参数#poly_col（多项式分片列数）可动态配置。当检测到BConv等导致多项式数量变化时，触发以下重构流程：
- 局部重映射：在subarray内部，PE通过交叉开关重新排布数据
- 层级扩散：bank级网络传播新的布局策略
- 负载均衡：根据当前#poly_col调整任务分配
以CKKS bootstrapping为例，该机制将带宽利用率从47%提升至92%，而重构开销仅占总延时的0.68%。
3. 关键算子加速实现
3.1 高吞吐NTT实现
FlexMem采用改进的radix-2 NTT算法，通过系数交换保持固定计算模式：
传统NTT阶段s：跨距d=2^s → 需要变长stride支持 改进方案： 阶段s开始时，先交换相距2^s的系数 然后执行固定stride=1的蝴蝶运算硬件支持方面：
- 前5阶段：PE内部交叉开关处理
- 中间4阶段：subarray内PE链通信
- 后4阶段：bank间跳跃连接网络
- 最后3阶段：chip级mesh网络
在216点NTT中，该方案相比传统实现减少12.5%的模乘操作，延迟降低1.8倍。
3.2 高效BConv加速
基础转换(BConv)包含大量规约操作，FlexMem采用树形累加策略：
- 叶子节点：PE内部使用专用ACC路径完成局部规约
- 中间节点：通过PE链传递部分和
- 根节点：bank内全局累加器完成最终合并
为优化带宽利用率，设计两种工作模式：
- 密集模式：#poly_col=4，最大化吞吐
- 稀疏模式：#poly_col=2，适应多项式减少阶段
实测显示，在HELR训练中，该设计使BConv耗时从占总时长31%降至9%。
4. 实测性能与对比分析
4.1 实验配置
- 硬件平台：DDR5 DIMMx2，4芯片/DIMM
- 工艺节点：10nm CMOS
- 基准测试：
- CKKS：Bootstrapping/HELR/ResNet-20
- TFHE：PBS（4种参数集）
- 混合方案：NN-20/50/100推理
4.2 性能对比
CKKS场景（延迟对比，单位ms）：
| 架构 | Bootstrapping | HELR | ResNet-20 |
|---|---|---|---|
| CPU | 17200 | 356000 | 1380000 |
| SHARP(ASIC) | 3.12 | 2.53 | 99 |
| FHEmem(NMP) | 1.36 | 1.27 | 24.8 |
| FlexMem | 1.00 | 0.64 | 18.3 |
TFHE场景（PBS吞吐量，单位次/秒）：
| 架构 | SET I | SET II | SET III |
|---|---|---|---|
| Morphling | 147615 | 78692 | 41850 |
| APACHE | 500000 | - | - |
| FlexMem | 493984 | 217396 | 103287 |
4.3 能效分析
在2DIMM配置下：
- 总面积：339.72mm²（含115.64W功耗）
- 能效比：3.2TOPS/W（CKKS）
- 带宽利用率：95.7%（峰值）
相比传统ASIC方案，FlexMem在保持相当芯片面积的同时，通过近内存计算获得1.51倍性能提升。与现有NMP方案相比，其创新的动态数据流管理带来1.12倍加速。
5. 工程实现中的关键挑战
5.1 DRAM时序约束应对
FlexMem面临的主要DRAM时序参数：
tRCD = 24 cycles（行到列延迟） tCCD = 4 cycles（列间延迟） tWR = 8 cycles（回写时间）我们的解决方案：
- 交错激活：将subarray分为4组，轮流发起请求
- 预充电隐藏：在计算阶段并行执行下一行的预充电
- 命令压缩：合并相同bank的ACT和PRE命令
5.2 热管理策略
在115W功耗下，我们采用三级散热方案：
- PE级：动态时钟门控（空闲PE降频30%）
- bank级：计算负载轮转调度
- 芯片级：基于温度传感器的任务迁移
实测显示，该方案将最高结温控制在85℃以下，满足JEDEC可靠性要求。
5.3 混合精度支持
为兼容CKKS/TFHE不同位宽需求（16-32bit），PE核心包含：
- 可分割ALU：支持2x16b或1x32b模式
- 动态精度寄存器：按需分配存储资源
- 弹性数据通路：位宽自适应交叉开关
这使得在TFHE PBS中能同时处理2个16b密文，吞吐量提升1.87倍。
6. 典型应用场景优化
6.1 加密数据库查询
针对OLAP场景的列式加密存储，FlexMem提供：
- 批量查询：并行处理128个WHERE条件判断
- 密文检索：实现1.2GB/s的Pattern Matching
- 聚合运算：SUM/AVG等延迟<50ms（千万级数据）
6.2 医疗隐私推理
在ResNet-20医疗影像分析中：
- 数据流优化：将卷积层权重预置于bank内
- 流水线设计：重叠IO与计算，延迟降低37%
- 安全隔离：每个患者的处理在独立bank组完成
6.3 联邦学习增强
FlexMem支持：
- 梯度加密：1.5ms/batch（batch=1024）
- 模型聚合：基于BConv的快速规约
- 差分隐私：噪声注入硬件加速
这些特性使得联邦学习迭代周期从小时级缩短到分钟级。