FPGA 实现科学计算器:含自定义软 CPU 等,多工具构建!
导航菜单
可进行切换导航操作,有登录选项,还有外观设置。
平台
包含多个方面:首先是 AI 代码创作,有 GitHub Copilot 可借助 AI 编写更优质代码,GitHub Spark 能构建并部署智能应用,GitHub Models 可管理并比较提示词,MCP Registry(新)可集成外部工具;其次是开发者工作流,有 Actions 可自动化任何工作流,Codespaces 是即时开发环境,Issues 可规划并跟踪工作,Code Review 能管理代码变更;再者是应用程序安全,GitHub Advanced Security 可查找并修复漏洞,代码安全可在构建过程中保障代码安全,密钥保护可防患于未然,防止信息泄露;最后是探索,可了解为何选择 GitHub,还能查看文档、博客、更新日志和市场等。可查看所有功能。
解决方案
按公司规模有企业版、中小团队版、初创企业版、非营利组织版;按用例有应用现代化、DevSecOps、DevOps、CI/CD 等,还可查看所有用例;按行业有医疗保健、金融服务、制造业、政府部门等,也可查看所有行业。可查看所有解决方案。
资源
按主题探索有 AI、软件开发、DevOps、安全等,可查看所有主题;按类型探索有客户案例、活动与网络研讨会、电子书与报告、商业洞察、GitHub Skills;支持与服务方面有文档、客户支持、社区论坛、信任中心、合作伙伴。可查看所有资源。
开源
社区方面有 GitHub Sponsors 可资助开源开发者;项目有 Security Lab、Maintainer Community、Accelerator、GitHub Stars、Archive Program;仓库有主题、热门趋势、集合。
企业版
企业解决方案是企业平台,由 AI 驱动的开发者平台;可用附加组件有 GitHub Advanced Security 企业级安全功能、Copilot for Business 企业级 AI 功能、高级支持企业级 24/7 支持。
定价
可查看定价情况。
搜索或跳转
可搜索代码、仓库、用户、问题、拉取请求等,还有搜索语法提示。
提供反馈
会阅读每一条反馈并重视意见,可选择包含电子邮件地址以便联系,有取消和提交反馈选项。
保存的搜索
使用保存的搜索可更快地筛选结果,查看所有可用的限定符可参阅文档。有取消和创建保存的搜索选项。
登录与注册
有登录和注册选项,还有外观设置,若在另一个标签页或窗口有登录、注销、切换账户等操作,需重新加载以刷新会话。
项目相关
有 gdevic/FPGA - Calculator 项目,有通知、复刻、星标等操作,还有代码、问题、拉取请求、操作、项目、安全与质量、洞察等导航选项。
项目详情
主分支有分支和标签可查看,有文件夹和文件信息,最新提交有 983 次提交记录,还有仓库文件导航,包括 README 和许可证。
从逻辑门到计算器
该项目使用 FPGA 在硬件层面实现了一个功能完备的科学计算器,包含自定义软 CPU、微码固件以及配套工具。可查看博客了解详情,还可在浏览器中尝试无调试器和有调试器的版本。
项目结构
各文件夹有不同描述,如 verilog/ 包含 CPU、ALU、I/O 以及测试平台的 SystemVerilog 源文件,ucode/ 是软 CPU 的微码(固件)等。
快速开始
尝试该计算器最快的方法是构建 Qt 模拟器,可按相应步骤操作,详细说明可查看相关文件夹。
所需工具
根据目标不同,需安装 Verilator 用于 Verilog 仿真、Qt 用于桌面/WebAssembly/安卓应用、Quartus 用于 FPGA 综合、ModelSim 用于波形仿真、Visual Studio 2022 作为 Qt 的 C++ 编译器、Python 3 用于汇编器和工具。Verilator 在 WSL2 中运行,不同目标有不同版本要求和注意事项,还可选择安装 GtkWave 查看波形。
构建目标
不同目标有不同命令和描述,如 Qt 模拟器在 verilog/ 中执行 make qt 构建 Qt 桌面应用等。各子文件夹中的 README 文件包含详细的构建说明。
路径查找项目
是独立的研究和验证项目,不同文件夹有不同描述,如 Pathfinding/Proto/ 用于硬件验证的 BCD 算术黄金参考(子模块)等。
许可证
本项目采用知识共享署名 - 非商业性使用 - 相同方式共享 4.0 国际许可协议,可自由共享和改编,但需遵循署名、非商业性使用、相同方式共享的条件。
关于
介绍从 FPGA 逻辑门到科学计算器的相关内容,还有相关资源。
加载错误
加载时出现错误,需重新加载此页面。
星标、关注者、复刻
有 40 个星标、1 个关注者、0 次复刻,还可举报仓库。
发布版本与包
未发布任何版本,包数量为 0。
贡献者
加载贡献者信息时出现错误,需重新加载页面。
语言
使用的语言及占比情况为 C++ 33.6%、汇编 32.4%、SystemVerilog 10.4%、Python 7.2%、C# 6.7%、C 3.7%,其他 6.0%。
页脚
有页脚导航,包括条款、隐私、安全、状态、社区、文档、联系我们、管理 Cookie、不共享个人信息等,此时可能无法执行某些操作。
