基于Plecs仿真的全桥PSFB移相技术：375V输入，48V输出，2.5kw功率传输的电源系...

基于Plecs PSFB全桥原边移相+副边同步整流ZVS 输入电压375V，输出电压48V，传输功率2.5kw，可定制参数和功率。 图一，仿真概览 图二，所有管子驱动信号和副边电流 图三，输出电压和输出电流波形 图四，输出功率 图五，G1管软开关ZVS 图六，副边开关管驱动和同步整流波形 仿真软件支持Psim、Matlab、Plecs 整流学习参考文献

最近在搞一个2.5kW的全桥移相电源，输入375V转48V，顺手用Plecs做了个仿真验证。这玩意儿最带劲的就是原边移相控制+副边同步整流的组合拳，既能实现ZVS降低损耗，又能靠同步整流提升效率。直接上干货，边看波形边唠。

先看整体架构（对应图一），全桥四个主开关管Q1-Q4玩移相，副边用两个MOS管替代二极管做同步整流。这里有个骚操作——原边移相角度和副边同步整流的驱动时序必须严格配合，否则要么ZVS翻车，要么电流反向炸管。仿真里直接怼了个闭环控制，输出电压环+电流前馈，参数调教过程堪比老中医把脉。

图二的驱动信号和副边电流特别有意思。注意看Q1和Q3的驱动相位差（仿真代码里phase_shift变量直接设了15%的周期偏移），副边电流在换流时有个明显的平台期。这里埋了个坑：当输出电流低于某个阈值时，同步整流的驱动信号必须做最小脉宽限制，否则会出现驱动电压震荡。Plecs里用了个自定义的驱动模块，核心代码就这几行：

if (I_sec > 5)

gate_signal = comparator(output);

else

gatesignal = holdlast_value(200ns); // 硬核续命200纳秒

再看图三的输出波形，48V稳如老狗但电流纹波有点嚣张。问题出在输出电感参数——计算值取的是22uH，实际仿真发现当负载突变时，电流过冲能达到标称值的130%。后来在PI控制器里加了斜坡补偿，代码里改了个系数就搞定：

pid.Ki *= 1.5; // 玄学调参大法

pid.AntiWindup = 10; // 防饱和阈值

重点来了！图五的ZVS实现过程。Q1关断时Vds电压在死区时间内被谐振电容拉低到0，这时候开通完全零电压。但要注意谐振电感参数（仿真里设了35uH），太大导致谐振时间不够，太小又会让电流峰值超标。用了个取巧的仿真方法：把死区时间做成变量扫描，发现当dead_time > 300ns时ZVS成功率100%。

同步整流波形（图六）暴露了个隐藏问题——体二极管导通时间。虽然驱动信号已经提前5ns开通，但仿真显示在重载时体二极管还是会导通18ns左右。解决办法是在驱动信号上叠加个小幅度的预充电脉冲，代码层面就是给PWM生成模块加了个前脉冲：

pwm.addprepulse(3% duty, 50ns); // 祖传秘方包治百病

最后说个血泪教训：仿真时千万别直接用理想变压器模型！得在漏感参数里加个10%的偏差容限，否则实际做出来的样机ZVS效果会大打折扣。建议把PLECS的变压器模型参数改成这样：

Llk_pri = 5uH ±10%;

Llk_sec = 0.5uH ±10%; // 留点余量保平安

搞电力电子仿真就像玩真人版俄罗斯方块，参数配合稍有不慎就game over。不过看着效率曲线冲到98%的那一刻，感觉头发又没白掉（手动狗头）。