当前位置：首页 > news >正文

EFFACT架构：全同态加密硬件加速的创新设计

news 2026/5/29 3:48:23

1. EFFACT架构概述：当硬件设计遇上全同态加密

在密码学加速器的世界里，我们一直在寻找一个平衡点——如何在有限的芯片面积和功耗预算下，处理那些看似无解的复杂计算？EFFACT架构的诞生，正是为了解决全同态加密（FHE）这个"计算怪兽"带来的挑战。传统FHE加速器如ARK和CraterLake虽然性能强悍，但动辄需要数百MB的SRAM和数万计算单元，就像用重型卡车运送快递，效率低下且成本高昂。

EFFACT的核心创新在于它重新定义了数据流动的方式。想象一下城市交通系统：传统架构像是一个个独立停车场（SRAM），车辆（数据）必须停满才能出发；而EFFACT则建立了高架快速路（Streaming FIFO），允许车辆直接通过而不必等待停车场填满。这种部分流式内存访问技术（partial streaming memory access）使得DRAM和功能单元之间建立了直达通道，实测减少40%的DRAM访问量，将SRAM带宽需求从行业普遍的90TB/s降至仅需30TB/s。

2. 流式内存访问的硬件实现艺术

2.1 打破内存墙的三重设计

在28nm工艺下实现的EFFACT芯片，其内存子系统就像精心设计的交响乐团：

HBM控制器：相当于乐团指挥，管理着1.2TB/s的高速带宽。与常规设计不同，EFFACT允许SRAM和Streaming FIFO同时竞争HBM资源，就像小提琴组和管乐组可以同时申请指挥注意。这种动态仲裁避免了传统方案中因NTT计算速度低于DRAM传输而导致的带宽浪费。
双通道内存接口：SRAM采用传统的bank分组访问，而Streaming FIFO则开辟了独立的地址空间。这类似于在高速公路上设置公交专用道——当数据只需要被单一消费者（如后续的MODMULT单元）使用时，可以直接进入FIFO专用通道，省去了SRAM中转的"换乘"时间。
智能预取引擎：通过分析指令间的数据依赖关系（如iNTT-BConv-NTT这样的固定计算模式），内存控制器能提前调度数据流向。我们在实现中发现，对连续3条无依赖指令采用流式传输，可使功能单元利用率提升62%。

注意：流式传输需要编译器严格保证内存访问顺序。我们在LLVM后端添加了专门的memory ordering pass，确保在乱序执行时不会破坏语义正确性。

2.2 FIFO地址空间的硬件魔法

传统FIFO通常作为临时缓冲区，而EFFACT将其提升为一级存储架构。关键实现细节包括：

// FIFO控制器核心逻辑示例 always @(posedge clk) begin if (stream_en & hbm_grant) begin fifo_data[write_ptr] <= hbm_rdata; write_ptr <= (write_ptr == DEPTH-1) ? 0 : write_ptr + 1; if (!full) occupied_cnt <= occupied_cnt + 1; end if (fu_consume & !empty) begin read_ptr <= (read_ptr == DEPTH-1) ? 0 : read_ptr + 1; occupied_cnt <= occupied_cnt - 1; end end

这个看似简单的环形缓冲区设计，配合三个关键优化点产生了奇效：

动态水位线预警：当FIFO填充度超过75%时触发预暂停机制，避免HBM带宽被过度占用。实测显示这能减少23%的流水线气泡。
多端口仲裁策略：采用Round-Robin与Criticality-Aware混合调度——对NTT等长延迟操作赋予更高优先级，使得ResNet-20推理任务的关键路径缩短18%。
零拷贝数据转发：当检测到producer-consumer链（如LOAD→MODADD）时，直接建立FIFO到功能单元的旁路。这省去了常规架构中必须的SRAM写回阶段。

3. NTT单元的变形记：从单项冠军到十项全能

3.1 可重构蝴蝶单元设计

NTT（数论变换）作为FHE的核心运算，通常占用60%以上的计算时间。EFFACT的NTT单元就像瑞士军刀，通过重构实现三种模式切换：

模式	数据路径配置	适用场景	性能增益
标准NTT	完整Butterfly→减法→模乘	多项式乘法	1x
逆NTT(iNTT)	模乘→Butterfly→减法（交换乘法器位置）	解密/解码	0.95x
MAC模式	屏蔽减法→累加输出	矩阵乘/卷积	1.8x

这种重构不是简单的多路复用，而是基于对CG-NTT算法的深度优化：

位反转规避技术：传统NTT需要在每级变换后进行耗时的位反转操作。我们发现对旋转因子(Twiddle Factors)预先进行位反转，可使216点变换的周期数减少14%。
模乘-累加融合：如图6所示，当识别到iNTT-BConv-NTT计算模式时，将BConv的第一个常数乘法与iNTT的1/N系数合并，省去额外的模乘操作。这使Bootstrapping的Montgomery转换开销降低37%。

3.2 硬件成本与收益的精准平衡

在TSMC 28nm工艺下，一个支持三种模式的NTT单元面积仅增加11%，却带来惊人的灵活性：

ResNet-20加速：在卷积层中，约68%的MAC操作可被NTT单元吸收，使整体吞吐量提升2.35倍。
面积效率：相比ARK的专用NTT单元，EFFACT的每mm²面积可完成5.35倍更多NTT操作。
功耗管理：通过门控时钟技术，非活跃模式下的漏电功耗降低至0.8mW，使整体能效比达到8256×于GPU基准。

4. 自动同构映射的硬件简化术

4.1 从矩阵转置到固定网络

同构映射(Automorphism)是FHE中实现数据旋转的关键操作，传统方案如ARK需要复杂的转置单元。EFFACT的解决方案堪称优雅：

比特反转序的妙用：当发现系数矩阵采用比特反转序存储时，行内元素的变换模式呈现规律性。例如在16点变换中（图7b），原始矩阵第i行与转置矩阵第j行的映射关系满足j=bit_reverse(i)。
固定网络(FN)设计：基于上述规律，我们用4级交换网络替代全连接转置：
- 第1级：交换距离8的元素
- 第2级：交换距离4的元素
- 第3级：交换距离2的元素
- 第4级：交换相邻元素

这种设计使Auto单元面积仅为ARK的1/6，同时支持高达216元素的并行置换。

4.2 符号处理的硬件优化

同构映射中的符号变化通常需要条件取反操作。我们采用预计算符号掩码的方案：

// 预计算符号映射表 for (int i=0; i<N; i++) { sign_mask[i] = (i * 5^s mod N) < N/2 ? 1 : -1; } // 硬件实现简化为XOR assign data_out = data_in ^ {sign_mask[index], {WLEN{1'b0}}};

该优化使Auto单元的关键路径延迟从1.2ns降至0.7ns，在300MHz频率下可单周期完成32个并行的符号翻转。

5. 编译器与硬件的共舞

5.1 指令合并的黄金法则

EFFACT编译器采用类似LLVM的IR结构，但新增了两类关键优化：

Load-Compute融合：当检测到load后接单消费者计算时（如ld→modadd），生成合并指令ld_modadd。这触发流式传输条件，使数据直达FIFO。
NTT-MAC转换：通过数据流分析识别可转换为MAC模式的NTT操作。例如矩阵乘法中的iNTT→BConv→NTT序列，会被重写为iNTT→MAC→NTT。

5.2 静态调度的艺术

针对乱序核心的静态调度器采用三级策略：

关键度分析：为每个指令分配关键度分数，例如：
- Bootstrapping中的EvalMod操作：9分
- 矩阵乘的MAC操作：7分
- 数据搬运指令：3分
资源预留：对NTT等长延迟操作提前2周期预约功能单元，减少冲突。
带宽平衡：通过线性规划模型确保SRAM和FIFO的HBM请求比维持在3:7的优化比例。