从约束到布线：Power Network Synthesis (PNS) 实战指南与IR Drop优化
1. Power Network Synthesis (PNS) 基础概念
想象一下城市供电系统：发电厂相当于芯片的电源焊盘（Power Pad），高压输电线路如同顶层金属层的电源网格（PG Mesh），而小区变电站就像标准单元的电源轨（Power Rail）。PNS工具就是这套供电系统的智能规划师，它能自动计算线宽、间距和层级分布，确保每个晶体管都能获得稳定电压。
在28nm以下工艺中，IR Drop问题会直接影响时钟抖动（Clock Jitter）。我曾遇到一个案例：某处理器芯片在1GHz频率下工作时，由于M7层电源网格密度不足，导致关键路径上的寄存器出现3%电压降，引发时序违例。通过PNS的heat map分析，我们快速定位到热点区域，将strap间距从20μm缩小到15μm后问题得到解决。
关键术语解析：
- PG Structure：包含Core Ring（芯片边缘环形供电）、Power Mesh（纵横交错的网格供电）和Power Rail（单元级供电）的三级体系
- IR Drop：电流流经金属线时产生的电压损耗，计算公式为ΔV=I×R。以7nm工艺为例，通常要求局部IR Drop不超过供电电压的5%（即对于0.8V供电，压降需<40mV）
- Virtual Pad：当实际电源焊盘不足时，在设计中临时添加的虚拟供电点，用于快速验证供电方案可行性
2. PNS全流程实战操作
2.1 约束定义阶段
在ICC2中创建电源约束时，我习惯先用create_fp_rail_constraint命令设置基础规则。对于移动芯片设计，推荐采用分层约束策略：
# 顶层网格约束 set_fp_rail_constraints -set_global \ -layer_limits {M9 0.5 M8 0.7 M7 0.9} \ -min_width {M9 2.0 M8 1.6 M7 1.2} \ -min_spacing {M9 2.4 M8 2.0 M7 1.6} # Macro区域特殊约束 set_fp_block_ring_constraints -block_type macro \ -layers {horizontal M7 vertical M8} \ -widths {horizontal 3 vertical 2} \ -offsets {horizontal 2 vertical 2}常见踩坑点：
- 金属层利用率（Layer Usage）设置过高会导致信号布线资源不足。经验值是顶层金属（M9/M8）保留30%空间给信号线
- 忘记设置
-stacked_via约束时，工具可能使用单层via连接电源网格，导致电流承载能力不足
2.2 网络预览与迭代优化
执行synthesize_fp_rail后会生成三维热力图。我常用的分析技巧是：
- 按电压降严重程度分层显示（
set_ir_drop_view -level 3） - 检查热点与标准单元密度分布的重叠情况（
report_cell_density -ir_drop） - 对>3%压降区域进行向量分析（
analyze_rail_vectors -hotspot）
某次优化DSP模块时，通过以下参数调整解决了IR问题：
- 将M7层strap间距从25μm调整为18μm
- 在热点区域添加5个virtual pad
- 调整Macro Ring的宽度从2μm增加到3μm
3. IR Drop优化进阶技巧
3.1 动态电流分析
静态IR分析（Static IR）往往低估实际压降，建议配合切换电流分析（Switching Current Analysis）：
extract_rc -coupling_cap set_switching_activity -toggle_rate 0.2 -activity_file wave.act analyze_rail -mode dynamic -scenario func_mode在5G基带芯片项目中，动态分析发现时钟树根部存在7%瞬时压降。通过以下措施解决：
- 在时钟缓冲器周围添加decap cell（总容量增加20pF）
- 优化时钟网格与电源网格的交点分布
- 采用星型（Star）连接方式为时钟驱动单元供电
3.2 多电压域协同
对于含CPU+GPU+NPU的SoC，需要处理多电压域交叉区域：
- 使用
create_power_domain划分电压区域 - 设置level shifter隔离带约束：
set_fp_rail_constraints -voltage_area PD_CPU \ -boundary {M7 keepout 5} - 对跨域信号线实施双轨供电（Dual Rail）
某AI芯片案例显示，采用斜向45度电源网格布局（Diagonal Mesh）可使跨域IR降低15%，但会增加5%的布线拥塞。
4. 布线拥塞与PNS的平衡艺术
4.1 拥塞预测模型
在commit电源网络前，建议运行预布线分析：
set_route_mode -early_clock no -zroute true global_route -congestion_map_only典型优化策略对比：
| 方案 | IR改善 | 拥塞增加 | 面积代价 |
|---|---|---|---|
| 加密Mesh | 25% | 15% | <1% |
| 增加Virtual Pad | 40% | 5% | 需改版 |
| 调整Macro摆放 | 10% | -20% | 无 |
4.2 物理实现协同优化
在Innovus流程中，我常用以下脚本实现PNS与布局的迭代：
while {$ir_drop > 5% || $congestion > 0.8} { if {$ir_drop > 5%} { adjust_rail_constraints -increment 0.1 } if {$congestion > 0.8} { legalize_placement -effort high refine_placement -overflow 0.2 } synthesize_fp_rail -effort medium analyze_rail global_route -congestion_map_only }最近在3D IC项目中，采用分片式电源网络（Tiled PNS）方案，使垂直通孔（TSV）区域的IR降低30%。具体做法是将电源网格划分为5×5μm的微单元，每个单元独立优化后通过中介层（Interposer）实现三维互联。