028、原理图ERC检查与常见错误排查
028 原理图ERC检查与常见错误排查
一次让我通宵的“悬空引脚”教训
几年前做一款工业控制板，原理图画完，自我感觉良好，直接丢给Layout工程师。结果板子回来，上电就烧了一路电源。查了两天，最后发现是一个运放的反馈引脚在原理图上画了线，但网络标号写错了——那个引脚实际上悬空了，运放直接开环工作，输出轨到轨，把后级ADC烧了。
从那以后，我养成了一个习惯：原理图画完，先跑三遍ERC，再谈Layout。今天这篇笔记，就把我这些年踩过的ERC坑，一个一个掰开讲。
ERC不是摆设，是你的第二双眼睛
很多新手觉得ERC就是检查“有没有漏连”，这是大错特错。ERC（Electrical Rule Check）真正能帮你抓出来的，是那些“看起来连了，实际上没连”的隐形炸弹。
我常用的EDA工具是Altium Designer和立创EDA，但不管用哪个，ERC的核心逻辑都一样：检查电气连接的一致性。具体来说，它盯着三件事：
- 每个引脚是不是有正确的电气属性（Input、Output、Power、Passive等）
- 网络有没有单端悬空
- 有没有多个输出引脚直接怼在一起（没有缓冲或使能控制）