肖特基二极管与CRLH传输线在W波段宽带三倍频器设计中的应用
1. 项目概述：当肖特基二极管遇上CRLH传输线
在毫米波电路设计这个行当里干了十几年，我经手过不少倍频器的项目。从早期的波导腔体结构，到后来的平面混合集成电路，再到现在的单片微波集成电路，每一次技术迭代都伴随着对更高频率、更宽带宽和更低损耗的追求。今天想和大家深入聊聊的，是一个在W波段（75-110 GHz）实现宽带三倍频的方案，它巧妙地将两种看似不相关的技术——经典的肖特基二极管和前沿的复合左右手传输线——结合在了一起，最终在单片GaAs衬底上做出了性能相当不错的样片。
简单来说，这个项目的核心目标就是做一个“频率三倍频器”。你给它一个25-36.5 GHz的信号，它就能稳定地输出其三倍频，也就是75-110 GHz范围内的信号。这玩意儿在毫米波通信、高分辨率雷达和成像系统里是刚需，因为要直接产生这么高的频率信号，对振荡源的相位噪声和功耗要求都极其苛刻，往往不如先产生一个较低频的稳定信号，再通过倍频来获取高频信号来得划算。但传统倍频器，尤其是基于变容二极管或异质结势垒变容二极管的方案，常常被两个问题困扰：一是带宽窄，二是需要复杂的偏置和匹配电路，导致设计复杂、损耗大。
而这个设计最巧妙的地方，就在于它用“背靠背”连接的肖特基二极管替代了传统的单管变容二极管，并利用CRLH传输线来构建整个非线性传输线结构。背靠背结构天生具有对称的非线性电容-电压特性，这意味着它只产生奇次谐波，偶数次谐波被自然抑制了，这为设计纯粹的三倍频器扫清了一个大障碍。而CRLH传输线，作为一种人工设计的“超材料”传输线，它的频率响应特性可以通过单元结构灵活调控，能够提供一个从低频到高频的宽通带，正好为三倍频信号的高效传输和匹配提供了天然的“高速公路”。
我拆解过这个设计的论文和等效电路，它的思路非常清晰：不再为二极管单独设计复杂的输入输出匹配网络，而是把二极管作为CRLH传输线单元的一部分，让整个NLTL结构自身来完成频率选择和阻抗变换。这种“电路即匹配”的思路，大大简化了设计，也潜在地提升了带宽。实测下来，在28 dBm的输入功率下，它在99 GHz处能输出9.9 dBm（约9.8 mW）的功率，3 dB带宽达到了20.2%，对于W波段的三倍频器来说，这个成绩单已经相当亮眼。接下来，我就结合自己的工程经验，把这个设计的里里外外、从原理到实操的坑与技巧，给大家掰开揉碎了讲清楚。
2. 核心器件选型与原理深潜
2.1 为什么是“背靠背”肖特基二极管？
提到倍频，很多人第一反应是变容二极管。但在毫米波频段，肖特基二极管因其更低的串联电阻和更高的截止频率，常常是更优的选择。这个设计没有采用常见的单管变容模式，而是选择了两个肖特基二极管阳极相连（或阴极相连）的“背靠背”结构。这可不是随便连的，其背后有深刻的电路原理考量。
从非线性器件的本质来看，倍频依赖于器件电容或电导随电压变化的非线性特性。对于一个理想的变容二极管，其电容随反偏电压变化，可以近似用C(V) = Cj0 / (1 + |V/Vj0|)^M来描述。当这样一个二极管用于倍频时，它会产生丰富的各次谐波。如果我们只想要三倍频，那么二次、四次等偶次谐波就是需要滤除的杂散信号，这会增加滤波电路的复杂度和损耗。
背靠背结构的精妙之处就在于它的对称性。你可以把它想象成两个特性完全一致的二极管，像照镜子一样反向并联。当外加一个交流信号时，两个二极管交替导通和截止，但它们的非线性电容变化曲线关于原点对称。数学上可以证明，这种对称的非线性函数，其傅里叶展开式中只包含奇次谐波分量，偶次谐波的理论幅度为零。这就好比一个全波整流电路输出波形中只有偶次谐波，而背靠背结构则天然滤除了偶次谐波。
在实际的MMIC工艺中，实现两个高度一致的二极管是关键。论文中采用MBE在GaAs衬底上外延生长n- GaAs势垒层和n+ GaAs欧姆接触层，通过湿法腐蚀、金属蒸发/剥离、退火等标准工艺制作。这里有一个工程细节：为了降低寄生参数，他们将衬底减薄到了80 µm。这一点非常重要，因为在W波段，衬底厚度引起的介质损耗和寄生耦合会显著影响性能。我在早期的项目中就吃过亏，用了标准厚度的衬底，结果在110 GHz附近插损大了好几个dB，排查了半天才发现是衬底模耦合的问题。
注意：背靠背二极管的对称性是设计前提。在版图布局时，必须确保两个二极管的图形完全对称，引线长度一致，以最小化因工艺偏差引入的不平衡。哪怕微小的不对称，也可能在输出频谱中引入可观的二次谐波泄漏。
2.2 CRLH传输线：不只是“左手材料”的噱头
复合左右手传输线这个概念刚出来的时候，很多文章把它渲染得神乎其神，什么“负折射”、“完美透镜”。但在我们射频工程师眼里，它首先是一个非常好用的电路设计工具，特别是其独特的色散特性（频率-相位关系）可以被人为“裁剪”。
一段普通的传输线（右手传输线），其相位常数β与频率ω成正比，信号相速是恒定的。而CRLH传输线在一个特定的频段内，可以表现出“左手”特性，即β与ω成反比。实现它的典型方法，就是在传统传输线（具有串联电感LR和并联电容CR）的基础上，周期性地加载串联电容CL和并联电感LL。
这个设计的核心公式是左右手截止频率：ω_L = 1 / sqrt(L_L * C_L)和ω_R = 1 / sqrt(L_R * C_R)。当ω_L = ω_R时，我们称之为“平衡”条件，此时传输线在低频段呈现左手特性，高频段呈现右手特性，并且在过渡频率点附近有一个非常宽的通带，且理论上没有禁带。这正是本设计所需的“高速公路”：我们需要基波频率（~30 GHz）和其三倍频（~90 GHz）都位于这个通带内，并且具有良好的传输特性。
论文中，他们利用二极管的非线性电容（0V偏压时C_L=21.2 fF）作为加载的串联电容，并设计了一个方形螺旋电感（L_L=0.25 nH）作为并联电感。宿主传输线是一段特性阻抗为108 Ω的共面波导。通过精心设计这些参数，使CRLH结构工作在平衡状态，从而在22 GHz到160 GHz范围内形成了一个超宽的通带，完美覆盖了基波和三倍频。
这里我分享一个仿真技巧：在ADS或HFSS中建模CRLH单元时，不要只满足于S参数的匹配。一定要画出其色散曲线（ω-β图）。一个健康的、可用于倍频的CRLH NLTL，其色散曲线在目标频段内应该是平滑且单调的。如果曲线出现异常的弯曲或平台，说明存在强烈的谐振或模式耦合，在实际电路中很容易导致性能恶化甚至自激。
3. 电路设计与版图实现要点
3.1 从单元到链路：5节NLTL的设计哲学
单个CRLH单元加上一个背靠背二极管，构成了一个非线性“细胞”。但单个细胞的倍频效率是有限的。为了提高转换效率和非线性效应的累积，需要将多个这样的细胞级联起来，构成一条非线性传输线。论文中采用了5节级联，总长度约为4.584 mm。
为什么是5节？这其实是一个权衡的结果。节数太少，非线性作用不充分，转换损耗大；节数太多，链路总长度增加，一方面会增大芯片面积和成本，另一方面，在毫米波频段，传输线本身的损耗会随着长度指数增长，过多的节数可能导致输出功率不增反降。此外，过多的节数还会使相位匹配变得更加困难，容易导致各节产生的谐波在输出端相互抵消。根据我的经验，在W波段，3到7节是一个比较常见的范围，需要通过谐波平衡仿真仔细优化，找到转换损耗随节数变化的“拐点”。
在电路仿真中，他们使用了Agilent ADS的符号定义器件来表征二极管的非线性模型。这个模型除了非线性电容C(V)和电阻R_S，还包含了关键的寄生参数：焊盘电容C_i和互连寄生电容C_p。特别要注意C_p，它来自于互连金属与二极管台面侧壁之间的耦合。论文中通过HFSS电磁仿真估算其值约为4 fF。这个电容与二极管的结电容并联，会降低二极管的动态截止频率。虽然作者提到由于在W波段尚可容忍而选择了简单的台面工艺，但在更高频段（如太赫兹），这个寄生电容会成为性能的主要瓶颈，必须采用空气桥工艺来消除。
实操心得：在进行毫米波MMIC设计时，任何一段金属互连、一个过孔、一个拐角都不能被当作理想导体。必须进行全波电磁仿真来提取其寄生参数（S参数或等效集总模型），并将其代入电路仿真。忽略这一点，仿真结果和测试结果往往会天差地别。我习惯在完成原理图仿真后，将整个版图（包括所有传输线、元件和空闲区域）导入电磁仿真软件进行联合仿真，虽然耗时，但能最大程度保证设计成功率。
3.2 阻抗匹配的“自动化”与版图布局
传统倍频器设计中最头疼的问题之一就是阻抗匹配。输入需要将源阻抗（通常是50 Ω）匹配到二极管在基波频率下的阻抗，输出需要将二极管在三倍频下的阻抗匹配到负载（50 Ω）。这些阻抗通常都是复数且随功率变化的，设计难度很大。
而这个CRLH NLTL方案的一个巨大优势就是**“自动匹配”**。正如论文所述，输入输出匹配是通过CRLH NLTL的结构参数本身实现的。因为整个链路被设计成在基波和三倍频处都具有良好的传输特性（S21较高），这意味着信号在这些频率下能够以较小的反射通过链路。本质上，CRLH NLTL的单元参数（L_L, C_L, L_R, C_R）被同时用于构建非线性链路和实现宽带匹配。这大大简化了设计流程：我们的目标不再是分别优化输入、输出匹配网络，而是优化整个链路的色散和传输特性。
在版图实现上，有几点需要格外关注：
- 对称性：如前所述，背靠背二极管必须严格对称。在版图中，两个二极管的图形、金属引线的长度和宽度、连接到CPW中心导体的位置，都必须镜像对称。
- 螺旋电感的设计：文中使用的方形螺旋电感（线宽10 µm，间距10 µm，内径40 µm，1.5圈）是实现0.25 nH电感的关键。在毫米波频段，螺旋电感的自谐振频率必须远高于工作频率，否则电感值会急剧变化甚至变成电容。需要通过电磁仿真精确验证其S参数，并提取出等效的π型或T型模型用于电路仿真。
- 共面波导：宿主传输线采用CPW是因为它在单片电路中易于实现，且便于进行在片探针测试。CPW的尺寸（中心导体宽130 µm，缝隙210 µm）决定了其特性阻抗（108 Ω）。这个阻抗值高于标准的50 Ω，是为了与CRLH单元的参数更好地协同工作，以实现平衡条件和宽通带。
- 直流接地：背靠背二极管结构在直流上是开路的，这简化了偏置电路（本设计无需直流偏置）。但在实际版图中，需要考虑为可能存在的静电放电提供泄放路径，通常可以在芯片的直流端口处放置一个到地的MIM电容。
4. 测试验证与性能分析
4.1 测试系统搭建与校准
毫米波测试，特别是W波段以上的在片测试，是另一个技术门槛。论文中使用的测试方案是行业标准做法：信号源（Agilent E8257D）产生基波信号，经过功率放大器提升至28 dBm，通过GSG探针（Cascade 9000TM-GSG-100）输入到芯片。输出端同样用GSG探针将三倍频信号引出，送入带六倍频扩展模块的频谱仪（HP 8563E）进行测量。
这里有几个容易踩坑的地方：
- 系统损耗校准：这是获得准确绝对功率值的关键。必须在整个测试频段（25-36.5 GHz输入，对应75-109.5 GHz输出）进行完整的SOLT（短路-开路-负载-直通）校准。校准件必须是与被测芯片相同衬底、相同工艺的专用校准芯片。忽略校准，测试结果可能比实际值低好几个dB，导致误判。
- 功率放大器饱和与谐波：驱动倍频器需要较高的输入功率（20-28 dBm）。要确保功放在整个基波频段内输出功率平坦且未饱和，同时要关注功放自身输出的谐波和杂散。必要时，在功放和探针之间需要加入一个低通滤波器，以抑制功放产生的二次谐波等，避免它们干扰倍频器的真实性能评估。
- 频谱仪设置：使用倍频器扩展模块时，要注意其本振驱动功率和变频损耗。设置合适的分辨率带宽和视频带宽，以准确测量信号功率并观察频谱纯度。对于三倍频器，特别要关注基波泄漏和五次谐波抑制比。
4.2 结果解读与设计验证
从论文给出的图4(a)可以看出，在不同输入功率下，三倍频输出功率随频率变化的曲线相对平坦，尤其是在24 dBm驱动时，3 dB带宽覆盖了相当宽的频率范围，计算得出20.2%的相对带宽。这个宽带特性直接验证了CRLH NLTL方案的优势。
图4(b)的功率转换特性曲线则揭示了更多信息。在28 dBm输入下，四个不同输出频率点（81， 90， 100.5， 109.5 GHz）的曲线都未显示出明显的饱和趋势，这意味着如果提供更高的输入功率，输出功率还有提升空间。这也解释了为什么最大转换效率只有3%（对应15 dB转换损耗），因为二极管尚未被驱动到最优效率点。在实际工程中，我们常常需要在带宽、效率、饱和输出功率之间做权衡。这个设计显然优先保证了带宽。
最有趣的是理论与实验的对照。论文提到，根据Kozyrev推导的三倍频相位匹配理论，当三倍频信号与基波信号的相位差为π时，三倍频输出最大，且对应的归一化频率f / f_Bragg应在2.9到3.7之间。他们测得的最高输出功率点出现在99 GHz，而根据图3(b)估算的布拉格截止频率f_Bragg约为26.8 GHz，计算得99 / 26.8 ≈ 3.69，完美落在理论预测区间内。这不仅仅是一个巧合，它强有力地证明了基于色散工程的CRLH NLTL倍频理论的有效性，为后续设计提供了可靠的理论指导。
与文献中其他W波段MMIC倍频器对比（见论文Table I），本设计在带宽指标上具有明显优势（20.2% vs. 12.5%-15%），同时保持了可观的输出功率和较低的转换损耗。这充分展示了“背靠背二极管+CRLH NLTL”这一架构在实现宽带高性能倍频方面的潜力。
5. 设计扩展与工程化思考
5.1 如何推向更高频段：太赫兹的挑战
论文在结论部分展望了该技术推向太赫兹频段的可能性，并指出需要采用空气桥工艺和更小的肖特基接触面积。这确实是两个关键方向。
空气桥工艺主要用于消除前面提到的寄生电容C_p。在毫米波高端和太赫兹频段，任何fF级别的寄生电容都会对电路Q值和频率响应产生毁灭性影响。空气桥通过悬空的金属线连接，将电容降至亚fF级别。减小肖特基接触面积则是为了降低二极管的结电容Cj0，从而提高其截止频率f_c = 1 / (2π R_s Cj0)。但面积减小会同时增加串联电阻R_s，因此需要工艺上实现极低的接触电阻和薄层电阻，这是一个持续的工艺挑战。
除此之外，推向太赫兹还需要考虑：
- 传输线损耗：在太赫兹频段，金属导体的趋肤效应损耗和衬底的介质损耗会急剧增加。可能需要考虑采用更先进的衬底（如InP）或薄膜转移工艺，将电路制作在更薄、损耗更低的介质上。
- 建模精度：在太赫兹频段，传统的集总元件模型和准静态传输线模型可能完全失效。必须采用全波电磁仿真与半导体物理模型（如基于TCAD的器件仿真）协同设计的方法。
- 测试难度：太赫兹在片测试系统更加昂贵和复杂，信号产生、探测和校准都是巨大挑战。
5.2 实际应用中的稳定性与可靠性考虑
任何一个MMIC设计，最终都要走向实际应用。对于这种倍频器芯片，在系统集成时还需要考虑几个实际问题：
- 热管理：虽然肖特基二极管效率较高，但在28 dBm输入功率下，仍有大部分功率转化为热量。芯片的结温升高会导致二极管参数漂移，长期影响性能和可靠性。在封装时，需要考虑采用高热导率的封装体（如金刚石或氮化铝），并将芯片背面通过金锡共晶焊或导电胶良好地粘结在热沉上。
- 电源与偏置：本设计为无偏置工作，简化了系统。但在某些对输出功率和效率有极致要求的场景，可能会考虑给二极管施加一个小的反向偏压，使其工作在更陡峭的C-V曲线区域，从而提高非线性强度。这就需要增加偏置电路和隔直电容，设计复杂度会增加。
- 谐波抑制：虽然背靠背结构抑制了偶次谐波，但奇次谐波中，除了需要的三次谐波，还有基波、五次、七次等。在系统级应用中，通常需要在倍频器后级联一个带通滤波器，以净化输出频谱。滤波器可以与倍频器单片集成，也可以作为外置组件。
- 工艺容差分析：MMIC工艺存在不可避免的偏差，如线条宽度、介质厚度、掺杂浓度的波动。在设计阶段，必须对关键参数（如电感值、电容值、二极管面积）进行蒙特卡洛分析或角落分析，确保在工艺波动范围内，电路性能（特别是带宽和中心频率）仍然满足指标要求。一个健壮的设计应该对工艺变化不敏感。
回顾整个设计，从对称二极管的巧妙选择，到利用CRLH传输线的色散特性构建宽带非线性链路，再到单片集成的实现，它展示了一种清晰而高效的高频宽带倍频器设计范式。它告诉我们，有时候突破性能瓶颈不在于使用更昂贵的工艺或更复杂的电路，而在于对物理原理的深刻理解和对电路架构的巧妙重构。对于从事毫米波电路设计的工程师来说，这个案例值得反复琢磨，其中的设计思想完全可以迁移到倍频、混频、甚至功率放大等其它非线性电路设计中。