当前位置：首页 > news >正文

手把手教你用Vivado和ZYNQ7000玩转PS与PL通信：一个GPIO控制的完整实战

news 2026/5/26 18:59:53

从零构建ZYNQ7000的PS-PL协同系统：AXI GPIO控制与VIO调试实战

当一块ZYNQ7000开发板首次通电时，许多开发者会困惑于如何让ARM处理器（PS）与FPGA逻辑（PL）真正协同工作。本文将用最直观的方式，带你完成从Vivado工程搭建到SDK代码调试的全流程，重点演示如何通过AXI总线实现PS对PL端GPIO的控制，并利用VIO（Virtual Input/Output）工具实时监控信号变化。

1. 环境搭建与工程初始化

在开始前，请确保已安装Vivado Design Suite 2019.1或更高版本（本文以2021.1为例），并准备好ZYNQ-7000系列开发板（如ZC702）。建议预留至少50GB磁盘空间，因为综合过程中会产生大量临时文件。

关键工具链版本验证：

# 在Vivado Tcl控制台检查工具版本 vivado -version # 预期输出类似：Vivado v2021.1 (64-bit) # 确认License包含ZYNQ相关IP get_license_status -filter "ZYNQ"

创建新工程时，建议选择RTL Project类型，并勾选"Do not specify sources at this time"。芯片型号选择需特别注意：

xc7z020clg484-1（对应ZedBoard）
xc7z010clg400-1（对应Zybo）

提示：不同型号的PS时钟配置和Bank电压可能不同，错误选择会导致后续引脚分配失败。

2. ZYNQ IP核的深度配置

添加ZYNQ7 Processing System IP后，双击进入配置界面。关键设置集中在以下标签页：

2.1 PS-PL接口配置

在"PS-PL Configuration"中启用以下AXI接口：

GP0 Master Interface（PS控制PL的主要通道）
HP0 Slave Interface（可选，用于高速数据传输）
AXI GP1 Slave（可选，用于PL反向控制PS）

时钟配置对比表：

时钟源	频率(MHz)	用途	使能建议
FCLK_CLK0	100	PL主时钟	必选
FCLK_CLK1	50	低速外设时钟	可选
FCLK_CLK2	200	高性能模块时钟	按需
FCLK_CLK3	-	保留	禁用

2.2 MIO/EMIO分配

在"I/O Configuration" → "MIO Configuration"中：

启用Bank1的3.3V LVCMOS电平
分配GPIO MIO 0-7给LED（根据开发板原理图）
启用EMIO GPIO（64位）用于PL连接

# 可通过Tcl命令快速验证配置 report_property [get_bd_cells processing_system7_0]

3. AXI GPIO IP的集成与调试

添加AXI GPIO IP时，建议创建两个独立实例：

第一个连接PS的EMIO，位宽设为8（对应开发板上的8个LED）
第二个连接PL自定义逻辑，位宽设为4（用于测试）

关键连线步骤：

将ZYNQ IP的GPIO_0连接到AXI GPIO的gpio_io_o
连接S_AXI到ZYNQ的M_AXI_GP0
使用axi_interconnect管理多个AXI设备

注意：Vivado 2021.1后默认启用交叉验证，可能导致连线冲突警告，可通过以下Tcl命令禁用：

set_property CONFIG.ENABLE_PROTOCOL_CHECKERS 0 [get_bd_cells axi_interconnect_0]

4. VIO调试器的实战应用

Virtual Input/Output (VIO)核是调试PL信号的利器。添加VIO IP后：

设置输入探针数为8（监控GPIO输出）
输出探针设为0（本例仅监测）
连接GPIO输出到VIO输入端口

实时调试技巧：

在Hardware Manager中右键信号→Add to Wave Window
设置触发条件（如上升沿捕获）
使用mark_debug属性标记关键网络：

(* mark_debug = "true" *) wire [7:0] gpio_out;

5. SDK软件开发与寄存器级操作

导出硬件到SDK后，创建Empty Application项目。关键代码实现：

#include "xgpio.h" #include "xparameters.h" #include "xil_printf.h" #define GPIO_DEVICE_ID XPAR_GPIO_0_DEVICE_ID #define DELAY_1SEC 100000000UL int main() { XGpio gpio; u32 data = 0xA5; // 初始化GPIO驱动 if (XGpio_Initialize(&gpio, GPIO_DEVICE_ID) != XST_SUCCESS) { xil_printf("GPIO Init Failed\r\n"); return -1; } // 设置方向：1输出 0输入 XGpio_SetDataDirection(&gpio, 1, 0x00); while (1) { XGpio_DiscreteWrite(&gpio, 1, data); data = ~data; for (volatile int i=0; i<DELAY_1SEC; i++); } return 0; }

寄存器直接操作对比：

方法	优点	缺点	适用场景
XGpio库函数	代码可读性好	执行效率较低	快速原型开发
寄存器直接读写	性能最优	需查阅手册确认地址	时序关键型应用
BSP驱动程序	集成度高	灵活性差	生产环境部署

6. 系统调试与性能优化

完成bitstream生成后，按以下顺序加载：

Program FPGA（.bit文件）
Download ELF（应用程序）
启动VIO监控

常见问题排查：

时钟不同步：检查PS给PL的FCLK是否连接正确
AXI握手失败：使用ILA核监控AXI通道信号
GPIO无输出：确认Bank电压与引脚约束匹配

性能优化技巧：

# 在XDC约束文件中添加时序约束 set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets FCLK_CLK0] create_clock -period 10.000 -name clk [get_ports FCLK_CLK0]

7. 进阶扩展：自定义IP集成

当基础功能验证通过后，可尝试创建自定义AXI IP：

使用Tools → Create and Package New IP向导
选择AXI4-Lite接口模板
添加用户逻辑（如PWM发生器）

示例Verilog片段：

module user_logic ( input wire S_AXI_ACLK, input wire [31:0] S_AXI_AWADDR, output reg [31:0] reg_data ); // 寄存器写入逻辑 always @(posedge S_AXI_ACLK) begin if (slv_reg_wren) case (axi_awaddr[6:2]) 5'h01: reg_data <= S_AXI_WDATA; endcase end endmodule

在调试过程中发现，使用VIO配合ILA（Integrated Logic Analyzer）可以形成完整的调试闭环。例如当PS发送的数据未正确到达PL时，通过ILA捕获AXI总线上的WRITE_DATA和WRITE_VALID信号，能快速定位是协议问题还是时序问题。

查看全文

http://www.jsqmd.com/news/891858/