华为发布“韬（τ）定律”，预计2031年高端芯片晶体管密度达1.4纳米水平

【导语：5月25日，华为公司董事、半导体业务部总裁何庭波在国际电路与系统研讨会ISCAS 2026上，正式发表半导体产业发展的新原则“韬（τ）定律”，这也是中国厂商首次在半导体领域提出指导产业发展的新原则。】

“韬（τ）定律”：替代“几何缩微”的新路径

华为提出的“韬（τ）定律”主张以“时间（τ）缩微”替代“几何缩微”，通过逻辑折叠等技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进。它与摩尔定律在不同维度追求计算系统性能，摩尔定律追求单颗芯片制程微缩提升算力，而“韬（τ）定律”着眼于整个计算系统的均一化晶体管密度。

多层级协同优化体系的技术细节

华为给出的技术方案是多层级协同优化体系。器件层面，优化晶体管与互连电阻和寄生电容，缩微器件级时间常数；电路层面，逻辑折叠突破传统平面布局，缩短关键路径走线长度并降低信号电阻电容负载；芯片层面，引入全栈软硬芯协同设计；系统层面，定义灵衢总线，重构计算系统互联协议，降低通信时延。

从论文披露看，麒麟2026的逻辑折叠应用偏保守，采用混合键合间距为1.5微米，折叠针对关键路径选择性应用，但论文测算其CPU核心频率今年将达3.1GHz，2026 - 2035年，晶体管密度预计升至400MTr/mm²以上，CPU核心频率有向4GHz及以上推进的空间。

行业趋势与竞品对比

绕开纯粹的几何缩微，转向系统级整合寻找性能增量，已不是华为一家的选择。Yole Group数据显示，先进封装市场中2.5D与3D互连类型营收预计在2023 - 2029年间保持37%的复合增长率，整体先进封装市场规模到2030年有望达约794亿美元。

先进封装领域的2.5D、3D等技术以及台积电的STCO都与“韬（τ）定律”思路相近，但华为此次发布体现出其在STCO方面形成了有自身特色且清晰路线的技术体系。

目标与不确定性

华为预计到2031年，基于“韬（τ）定律”的高端芯片晶体管密度将达到1.4纳米制程的同等水平。这一目标包含国内集成电路制程水平的渐进演进和“韬（τ）定律”的系统级整体优化叠加的性能增量。

不过，业内对“韬（τ）定律”的态度暂不统一。有业内人士认为它是较新的产业概念，不排除华为借此树立行业标准、推动供应链聚集的可能；也有相关人士表示该定律有待实际验证，公开信息尚不足以构成充分理论支撑。

编辑观点：华为“韬（τ）定律”为半导体产业发展提供了新方向，但在落地验证和行业接受度上仍面临挑战，未来需持续关注其技术进展和市场反馈。