多跳通信系统硬件缺陷建模与联合抑制技术

1. 多跳通信系统：理想与现实之间的鸿沟

在无线通信领域，扩展覆盖范围、提升链路可靠性一直是核心挑战。多跳中继技术提供了一种优雅的解决方案：通过部署一系列中继节点，信号可以像接力赛一样，从一个节点“跳”到下一个节点，最终抵达远方的接收端。这种架构的魅力在于，它无需源节点或中继节点使用极高的发射功率，就能实现远距离通信，这对于功耗敏感的设备（如物联网传感器）和网络边缘覆盖至关重要。经典的学术研究和系统设计往往基于一个关键假设：所有收发信机硬件都是理想的。这意味着射频链路中的混频器、放大器、滤波器等组件完美无瑕，不会对信号产生任何“污染”。

然而，当我们从论文走向产品，从实验室走向实际部署时，一个残酷的现实摆在眼前：为了控制成本、体积和功耗，商用设备（尤其是大规模部署的中继节点）普遍采用低成本硬件。这些硬件不可避免地存在制造缺陷，例如I/Q支路的不平衡、本地振荡器的相位噪声、功率放大器的非线性失真等。这些非理想性不再是可忽略的“白噪声”，而是会随着信号一同被放大、转发，在多跳链路中逐级累积，最终严重劣化系统性能。更棘手的是，为了实现更高的频谱效率，全双工中继技术允许节点同时收发信号，但这带来了强烈的自干扰问题——自己发射的信号会泄漏到自己的接收机中，形成强大的干扰源。

因此，设计一个能够容忍硬件缺陷和自干扰的鲁棒多跳通信系统，不再是一个纯理论的优化问题，而是工程落地必须跨越的障碍。本文将从一线工程师的视角，深入拆解硬件缺陷的建模方法、其对多跳系统性能的量化影响，并分享一种实用的联合抑制技术。无论你是正在设计物联网网关的通信工程师，还是研究下一代中继网络的学者，理解这些非理想因素下的系统行为都至关重要。

2. 系统模型与硬件缺陷的数学刻画

要分析问题，首先得建立准确的模型。我们考虑一个包含一个源节点、N-1个全双工放大转发中继节点和一个目的节点的N跳通信链路。每个节点都使用非理想硬件，并且中继节点受到自干扰的影响。

2.1 失真噪声模型：从物理缺陷到数学模型

硬件缺陷（如I/Q不平衡、相位噪声）对信号的影响是确定性的畸变，但其具体表现形式复杂且与信号相关。一个广泛采用且分析上可处理的建模方法，是将这些缺陷的总体效应等效为一个加性的、与信号相关的失真噪声。具体来说，对于第i个节点的发射机，其实际发射信号可以建模为理想信号s_i加上一个失真噪声η_t,i。这个失真噪声η_t,i服从复高斯分布，其方差与节点的平均发射功率P_i成正比，比例系数κ_t,i^2就代表了发射机硬件缺陷的水平。类似地，接收机端的缺陷也引入一个失真噪声η_r,i，其方差与接收信号的瞬时功率（即P_i |h_i|^2）成正比，比例系数为κ_r,i^2。

关键理解：为什么失真噪声的功率与信号功率相关？以功率放大器非线性为例，其产生的谐波和互调失真分量，其功率确实与输入信号功率的平方或更高次方成正比。这种建模方式虽然是一种简化（将非线性过程近似为加性噪声），但能有效捕捉缺陷随信号强度变化的本质特征，并且使后续的数学分析成为可能。

因此，对于单跳链路，考虑硬件缺陷后的接收信号可以写为：y = h (s + η_t) + η_r + v其中，h是信道衰落系数，v是加性高斯白噪声。经过推导，总的失真噪声功率为P |h|^2 (κ_t^2 + κ_r^2)。我们定义总体硬件缺陷水平κ = sqrt(κ_t^2 + κ_r^2)。这样，模型可以简化为：y = h (s + η) + v， 其中η ~ CN(0, κ^2 P)。 当κ = 0时，系统退化为理想的硬件情况。这个κ参数在实际中可以通过测量设备的误差矢量幅度（EVM）来评估。EVM越小，表示硬件质量越好。

2.2 多跳链路信号传递的级联效应

在多跳全双工AF中继系统中，信号和噪声（包括热噪声和失真噪声）的传递过程是一个级联放大过程。第i个中继节点的接收信号包含三部分：来自前一跳的有用信号和其伴随的失真噪声、本节点的自干扰信号、以及本节点的接收机热噪声。该节点用一个增益G_i对接收信号进行放大，然后转发出去，同时它自身也会引入新的发射机失真噪声η_i。

通过逐跳推导（具体过程涉及级数求和以处理全双工带来的反馈环路），我们可以得到从源节点出发，经过N跳后，在目的节点的最终接收信号表达式。这个表达式非常复杂，包含了所有跳的信道增益、放大增益、各节点的失真噪声和热噪声，以及自干扰项。

2.3 端到端信噪失真比（SNDR）的闭合表达式

从复杂的接收信号表达式中，我们可以提取出有用信号功率与总的干扰加噪声功率之比，即信号与噪声失真比（SNDR）。这是衡量系统性能最核心的指标。论文中推导出的闭合形式SNDR表达式为：

γ_non = (∏_{i=1}^{N} ρ_i) / [ Σ_{i=1}^{N-1} (a_i ∏_{k=i}^{N} ρ_k) + Σ_{i=1}^{N-1} (b_i ∏_{k=i+1}^{N} ρ_k) + c ]

其中：

• ρ_i = E{|h_i|^2}是第i跳的信道平均增益。
• a_i = κ_i^2 P_i / P_1，该项体现了第i跳发射机硬件缺陷（κ_i）带来的失真噪声影响。它是导致性能上界的关键项。
• b_i = N_i / P_1，该项代表第i跳的热噪声影响。
• c是一个常数项，包含了目的节点噪声以及由中继增益和自干扰功率决定的系数。

这个公式的工程意义在于：它清晰地揭示了影响多跳系统性能的所有因素。分子是所有跳信道增益的乘积，这很好理解，信道越好，有用信号越强。分母的第一项（含a_i）是硬件缺陷的累积效应，第二项（含b_i）是热噪声的累积效应。在低信噪比区域，热噪声项b_i占主导；而在高信噪比区域，当P_i很大时，热噪声项b_i会趋于零，但硬件缺陷项a_i却不会消失，因为它与信号功率P_i成正比。这就为系统性能埋下了一个“天花板”。

3. 硬件缺陷对系统性能的极限影响分析

基于上述SNDR表达式，我们可以深入分析硬件缺陷如何从根本上限制多跳系统的性能。这是本文最核心的洞察之一。

3.1 SNDR天花板效应

让我们考虑一个高信噪比场景，即所有节点的发射功率P_i都趋于无穷大（或者非常大）。此时，热噪声项b_i可以忽略不计。观察SNDR公式，分子和分母的a_i项中都含有P_i，因此当P_i增大时，它们不会相互抵消。进行极限分析后，我们得到一个惊人的结论：

lim_{P_i→∞} γ_non = 1 / (Σ_{i=1}^{N-1} κ_i^2)

这个结果意味着，无论你将发射功率提到多高，系统的SNDR存在一个不可逾越的上限，这个上限仅由各跳硬件缺陷水平κ_i的平方和决定。这就是“SNDR天花板”效应。

实操心得：这个结论对系统设计有重大指导意义。在规划一个多跳网络时，如果你发现无论怎么优化功率分配或编码方案，仿真中的误码率曲线在高信噪比时都无法继续下降，变得平坦，那么很可能是硬件缺陷这个“隐形天花板”在起作用。此时，再盲目增加发射功率不仅是徒劳的，还会浪费能量并增加对他人的干扰。正确的方向是：1) 采购κ值更小（即EVM更低）的硬件；2) 减少跳数N；3) 采用能抑制失真噪声的信号处理算法。

3.2 对关键性能指标的量化影响

基于SNDR的统计特性（假设信道为Nakagami-m衰落），我们可以推导出中断概率、遍历容量和平均误码率的闭合表达式或近似界。

1. 中断概率（OP）：表示SNDR低于某个通信门限γ_th的概率。硬件缺陷的存在会显著抬高中断概率曲线。特别是在高信噪比区，由于SNDR存在上限，当中断门限γ_th高于这个上限时，中断概率将趋近于1（100%中断），这意味着通信完全不可能可靠进行。即使γ_th低于上限，中断概率曲线也会提前进入“错误平层”，无法达到理想硬件的性能。

2. 遍历容量：表示信道长期平均的最大可靠传输速率。根据香农公式，容量C ∝ log2(1 + SNDR)。因此，SNDR的天花板直接导致了容量的天花板：C_ceiling ≈ (1/2) * log2(1 + 1/(Σ κ_i^2))这里的1/2因子是因为全双工中继通常采用时分或频分方式，损失了一半的频谱资源。这个公式直观地告诉我们，硬件缺陷水平κ的总和决定了系统最终能达到的峰值速率。

3. 平均误码率（ABER）：对于BPSK、QPSK等调制方式，其误码率与SNDR成互补误差函数关系。SNDR天花板的存在，使得在高信噪比下，误码率曲线也会出现一个不可再降低的“平层”。这个平层的高度直接由Σ κ_i^2决定。

3.3 硬件成本与性能的权衡设计

既然硬件缺陷水平κ如此关键，一个自然的想法是：为每一跳都选用最顶尖（κ最小）的硬件。但这意味着极高的成本。在实际工程中，我们往往是在给定总成本预算S_max下进行优化。假设每个节点的硬件成本是其缺陷水平κ_i的递减凸函数φ(κ_i)（质量越好，价格越贵，且价格增长越来越快）。

优化问题可以表述为：在总成本Σ φ(κ_i) = S_max的约束下，如何分配各节点的κ_i，以使系统性能（如SNDR上限）最优？一个重要的结论是：在最优解处，所有节点的硬件缺陷水平应该相等，即κ_1 = κ_2 = ... = κ_{N-1}。这是因为性能指标（如1/Σ κ_i^2）是关于κ_i的Schur凸函数，在约束条件下，均匀分配能使性能最优。

设计指南：这意味着在预算有限时，不应该“头重脚轻”——比如给第一跳配最好的功放，后面几跳用很差的。而应该均衡投资，让每一跳的硬件质量尽可能保持一致。最优的缺陷水平值为κ_opt = φ^{-1}(S_max / (N-1))，其中φ^{-1}是成本函数的反函数。

4. 联合抑制技术：LMMSE估计与自干扰消除

认识到硬件缺陷和自干扰的危害后，我们需要在信号处理层面寻找对抗手段。论文提出了一种在接收机端实施的联合抑制技术，其核心思想是“先估计，后消除”。

4.1 基于LMMSE的信道与失真联合估计

在存在硬件失真噪声η_i和自干扰q_i的情况下，传统的信道估计方法（如最小二乘法）性能会严重下降，因为接收信号模型发生了变化。我们需要采用线性最小均方误差（LMMSE）估计器，它能在线性估计的框架下，最小化估计误差的均方值，对噪声和干扰有一定的抑制能力。

对于第i个中继节点，其接收信号模型为：y_i = G * h_i * (s_{i-1} + η_{i-1}) + h_{self,i} * y_i + v_i其中s_{i-1}是前一跳的信号，h_{self,i}是自干扰信道。我们的目标是估计当前信道h_i。经过推导（详见附录），可以得到h_i的LMMSE估计值ĥ_i为：ĥ_i = [ρ_i G P_i / (1 - N_{self,i} G)] * [G^2 ρ_i (P_i(1+κ_i^2) + N_i) / (1 - G^2 N_{self,i}) + κ_{i+1}^2 P_{i+1}]^{-1} * y_i这个公式虽然复杂，但其物理意义明确：估计器的系数综合考虑了有用信号功率(P_i)、信道统计信息(ρ_i)、中继增益(G)、自干扰功率(N_{self,i})、当前节点和前一个节点的硬件缺陷水平(κ_i,κ_{i+1})以及热噪声(N_i)。与理想情况下的信道估计相比，这个估计器“知道”存在失真噪声，并在计算权重时将其视为一种特殊的噪声分量，从而获得了更鲁棒的估计性能。

4.2 自适应自干扰消除滤波器

对于全双工中继，自干扰信号q_i的功率可能比有用信号高出数十甚至上百dB，必须进行有效抑制。论文采用了一种基于自适应滤波器的抵消方案。

1. 信号模型：中继接收信号q_i[n] = h_{i-1}[n] * t_i[n] + h_i[n] * y_i[n] + v_i[n]，其中第二项h_i[n] * y_i[n]就是自干扰。
2. 抵消原理：由于中继知道自己发射的信号y_i[n]，如果能准确估计出自干扰信道h_i[n]，就可以在接收端重构出自干扰信号并将其减去。估计值记为Ă_i[n]。
3. 自适应算法：采用最小均方（LMS）类算法来更新滤波器系数Ă_i[n]。其更新公式为：A[k](n+1) = A[k](n) + μ * (R[k](n) - e[n] * y^H[n-k])其中，μ是步长（收敛因子），R[k](n)是误差信号e[n]与发射信号y[n]的互相关估计，k是滤波器抽头索引。这个算法通过不断调整滤波器系数，使剩余自干扰功率最小化。

4.3 抑制后的性能提升

将LMMSE信道估计与自干扰消除滤波器结合后，信号经过第i个中继节点可以表示为：y_i[n] = G * t_i[n] + G*(η_i[n] + v_i[n]) * ĥ_i^{-1}可以看到，经过处理后，信号中显式的自干扰项被消除了，但硬件失真噪声η_i[n]和热噪声v_i[n]仍然存在，不过它们被更准确的信道估计ĥ_i进行了“校准”。最终推导出的SNDR表达式形式更为简洁，且性能相比未抑制的系统有显著提升。

仿真结果表明，在中等硬件缺陷水平（如κ=0.2）下，采用该联合抑制技术可以在目标中断概率处获得数个dB的增益。这意味着要达到相同的可靠性，可以降低发射功率，或者在不增加功率的情况下支持更高速率的传输。

5. 仿真结果与工程启示

理论分析需要仿真验证。我们搭建了多跳AF全双工系统的仿真平台，信道采用Nakagami-m衰落，并注入不同水平的硬件失真噪声和自干扰。

5.1 中断概率性能对比

• 理想系统 vs. 缺陷系统：在相同跳数（如N=4）和自干扰水平下，硬件缺陷系统（κ=0.2）的中断概率曲线明显高于理想系统。例如，在SNR=25dB时，理想系统的OP可能低至10^{-4}量级，而缺陷系统的OP可能还在10^{-2}量级，相差两个数量级。
• 跳数的影响：无论是理想系统还是缺陷系统，跳数N的增加都会导致性能恶化，因为每一跳都会引入新的衰落和噪声（或失真）。但在缺陷系统中，这种恶化更为严重，因为失真噪声是逐跳累积的。从N=2增加到N=5，缺陷系统需要付出更高的SNR代价才能维持相同的OP。
• 缺陷水平κ的影响：κ从0.1增大到0.25，OP曲线整体上移，且“错误平层”出现得更早、位置更高。这直观验证了SNDR天花板效应。
• 自干扰的影响：自干扰功率每增加3dB，OP曲线大约会右移1-2dB。当自干扰很强时，它会成为限制性能的主导因素，甚至超过硬件缺陷的影响。

5.2 遍历容量与误码率表现

• 容量天花板：仿真曲线清晰显示，理想系统的容量随SNR增长而持续增长（斜率变化）。而缺陷系统的容量曲线在高SNR区域逐渐变得平坦，逼近理论计算的上限值log2(1+1/Σκ_i^2)。这个平台值就是系统在特定硬件质量下所能达到的速率极限。
• 误码率平层：对于BPSK调制，在κ=0.1时，高SNR下的误码率可能稳定在10^{-5}左右；当κ=0.25时，平层可能上升到10^{-3}。这意味着，如果系统要求误码率低于10^{-5}，那么使用κ=0.25的硬件无论如何也无法达标。

5.3 联合抑制技术的效果验证

在仿真中引入第4节所述的联合抑制技术（LMMSE估计+自适应干扰消除）后，可以观察到：

1. OP曲线下移：在相同的SNR和κ下，采用抑制技术后的系统OP更低。例如，在κ=0.2，OP=10^{-2}时，可以获得约4dB的SNR增益。
2. 容量提升：容量曲线在高SNR区域的平台值有所提高，因为等效的失真噪声功率被降低了。
3. 对自干扰的抑制：自适应滤波器能有效将自干扰抑制到热噪声功率以下，使其不再是主要矛盾。

工程取舍：抑制技术带来了性能增益，但也增加了算法的复杂度和处理时延。LMMSE估计需要已知或估计噪声和干扰的统计信息（功率），自适应滤波器需要训练和收敛时间。在实际系统中，需要在性能提升和复杂度/时延之间进行权衡。对于慢变或静态信道，这种开销是值得的；对于快变信道，则需要更鲁棒或更低复杂度的算法。

6. 系统设计建议与未来方向

基于以上分析，我们可以为存在硬件缺陷的多跳通信系统设计提出一些具体建议：

1. 硬件选型与预算分配：在项目初期，就应根据系统目标（如目标速率、目标覆盖距离、目标误码率）反推可容忍的总κ值。然后，根据成本函数，按照κ_i均等的原则为各跳节点分配硬件预算。不要只关注射频前端的性能，而忽略了混频器、时钟发生器等同样会引入κ的组件。

2. 跳数规划：在满足覆盖要求的前提下，尽可能减少跳数N。每增加一跳，不仅增加延时和成本，还会使Σκ_i^2累加，直接降低性能天花板。可以通过优化中继部署位置、使用更高增益的天线等方式来减少必要跳数。

3. 功率控制策略：在低SNR区域，可以适当增加功率以对抗热噪声；但当SNR达到一定水平后，应停止盲目增加功率，因为这对突破SNDR天花板无益，反而会增加功耗和干扰。最优功率控制策略应是使系统工作在热噪声和失真噪声影响均衡的点上。

4. 算法部署优先级：如果资源有限，应优先在硬件缺陷最严重（κ最大）的节点或自干扰最强的全双工中继节点上部署高级信号处理算法（如本文的联合抑制技术）。对于硬件较好的节点，可以使用复杂度更低的算法。

5. 系统级校准与补偿：在可能的情况下，应在生产或部署阶段对硬件进行校准，以降低I/Q不平衡、直流偏移等固有缺陷。在系统运行时，可以定期进行在线估计和数字预失真（DPD）来补偿功率放大器的非线性。

未来的研究方向可以包括：1) 研究更精确的非线性硬件缺陷模型（如多项式模型），而非简单的加性失真噪声模型；2) 设计低复杂度的联合估计与抑制算法，适用于资源受限的物联网节点；3) 探索机器学习方法，直接从数据中学习硬件缺陷和自干扰的特征并进行抵消；4) 研究在智能反射面（IRS）辅助的多跳系统中，硬件缺陷的影响及抑制方法。