从一颗LDO烧毁说起：深入芯片内部，看懂并联不均流的根本原因

从一颗LDO烧毁说起：深入芯片内部，看懂并联不均流的根本原因

那天下午，实验室里飘着一股淡淡的焦糊味。一块调试中的板卡上，某颗LDO稳压器的表面已经微微发黄，手指触碰的瞬间传来的灼热感让人本能地缩回。这个看似简单的故障现象，却引出了一个深层次的模拟电路设计问题——为什么多个LDO直接并联时，电流分配会如此不均？

1. 故障现象背后的微观世界

当我们将两个标称参数完全相同的LDO并联使用时，理想情况下它们应该平均分担负载电流。但现实中，总会有一个LDO"默默承担了所有"，最终因过热而提前退役。这种现象的根源，需要深入到芯片内部的晶体管级才能理解。

LDO的核心由三个关键模块构成：

• 带隙基准源：产生温度稳定的参考电压
• 误差放大器：比较反馈电压与基准电压的差异
• 功率FET：根据误差信号调整导通电阻

即使同一批次生产的芯片，这些模块的参数也存在微小差异：

这些看似微不足道的差异，在闭环反馈系统中会被不断放大。就像两个力气相近的人一起推车，如果其中一人稍微多用了一点力，车辆就会偏向他的方向，另一人反而需要减小用力来保持平衡。

2. 闭环系统的"马太效应"

让我们用SPICE仿真来还原这个动态过程。假设：

• LDO_A的基准电压偏高0.5%（5.025V）
• LDO_B的基准电压偏低0.5%（4.975V）

* LDO并联简化模型 Vref_A 1 0 DC 5.025 Vref_B 2 0 DC 4.975 Eamp_A 3 0 1 4 100k Eamp_B 5 0 2 4 100k Rout_A 3 4 0.1 Rout_B 5 4 0.1 Rload 4 0 5 .tran 1u 1m .end

仿真结果显示：

1. 初始时刻，两个LDO均提供500mA电流
2. 10μs后，LDO_A电流升至750mA，LDO_B降至250mA
3. 稳态时，LDO_A承担了92%的负载电流

这种正反馈机制使得"强者愈强"，最终形成电流垄断。从半导体物理角度看，这是因为：

当LDO_A输出电压略高时，LDO_B的误差放大器会检测到FB引脚电压超过其内部基准，于是增大功率FET的导通电阻，这又导致其输出电压进一步降低，形成恶性循环。

3. 工程实践中的解决方案对比

面对并联不均流问题，工程师们发展出了几种典型方案，各有利弊：

3.1 二极管隔离法

在每条支路串联二极管是最直观的解决方案：

LDO1 ----|>|----+----> Vout | LDO2 ----|>|----+

优点：

• 实现简单，BOM成本低
• 可承受较大初始电压差

缺点：

• 二极管正向压降导致效率损失（约0.3-0.7V）
• 温度变化会影响电流分配比例
• 动态响应特性变差

实测数据表明，当两个LDO初始电压差为50mV时：

3.2 镇流电阻法

通过输出端串联电阻实现强制均流：

LDO1 --[R1]--+---> Vout | LDO2 --[R2]--+

设计要点：

1. 电阻值选择公式：R = ΔV/(2×I_max×不平衡度)
2. 功率耗散计算：P = I²×R
3. PCB布局需保证对称性

某工业电源模块的实际参数：

• 选用0.1Ω/1W的0805电阻
• 在3A负载下，电流不平衡度<15%
• 温升控制在40℃以内

3.3 主动均流IC方案

现代专用均流控制器如LTC4370提供了更优解：

# 伪代码示例：数字均流控制逻辑 def current_share_control(): while True: i1 = read_current(LDO1) i2 = read_current(LDO2) avg = (i1 + i2) / 2 adjust_feedback(LDO1, i1 - avg) adjust_feedback(LDO2, i2 - avg) delay(control_interval)

优势对比：

4. 从LDO到更广阔的模拟世界

这种不均流现象并非LDO特有，在以下场景中同样存在类似机制：

• 运算放大器并联输出
• 多相DC-DC变换器
• 并联电池组充放电

其本质都是负反馈系统参数失配导致的控制权争夺。理解这一原理后，我们在处理以下设计时就能举一反三：

1. PCB布局时，确保反馈网络对称
2. 选择Vref精度更高的器件
3. 系统校准阶段加入失调补偿
4. 优先选择具有均流功能的现代电源IC

有一次在汽车电子项目中，我们遇到四个LDO并联给信息娱乐系统供电的案例。即使选用了±1%精度的器件，在高温环境下仍出现明显电流不均。最终通过在产线增加动态校准环节，将电流偏差控制在±8%以内。