FPGA开发板吃灰了？用拨码开关和LED灯做个4位乘法器“计算器”吧（Quartus II实战）
让FPGA开发板重获新生：用拨码开关和LED打造互动式4位乘法器
看着角落里积灰的FPGA开发板，你是否也想过——这些硬件资源能否做些更有趣的事？今天我们就用最简单的拨码开关和LED灯，构建一个能实时显示计算结果的4位二进制乘法器。这不是普通的实验，而是一个看得见、摸得着的"硬件计算器"。
1. 硬件交互设计：从抽象到具象
传统FPGA实验往往停留在仿真阶段，缺乏物理反馈。我们这次要打破常规，让每一次计算都通过LED灯的明灭直观呈现。这种硬件交互设计不仅能加深对数字电路的理解，更能让学习过程变得生动有趣。
1.1 硬件元件选型与连接
我们需要以下硬件组件：
- 4位拨码开关组（用于输入被乘数A）
- 4位独立按键或另一组拨码开关（用于输入乘数B）
- 8个LED灯（用于显示乘积结果）
- FPGA开发板（如Altera Cyclone系列）
引脚分配示例（以DE10-Standard开发板为例）：
| 信号名称 | 物理接口 | FPGA引脚号 |
|---|---|---|
| A[0] | SW1 | PIN_AB12 |
| A[1] | SW2 | PIN_AC12 |
| A[2] | SW3 | PIN_AF9 |
| A[3] | SW4 | PIN_AF10 |
| B[0] | KEY1 | PIN_AJ4 |
| B[1] | KEY2 | PIN_AK4 |
| B[2] | KEY3 | PIN_AH5 |
| B[3] | KEY4 | PIN_AG5 |
| R[0] | LED1 | PIN_W15 |
| ... | ... | ... |
| R[7] | LED8 | PIN_AA24 |
提示：实际引脚号需根据具体开发板手册确定，上表仅为示例
1.2 交互逻辑设计
整个系统的数据流非常直观：
- 用户通过拨码开关设置4位被乘数（A）
- 通过独立按键输入4位乘数（B）
- FPGA实时计算A×B的结果
- 计算结果通过8位LED灯显示（亮=1，灭=0）
这种设计让抽象的二进制乘法变成了可触摸的物理交互，特别适合教学演示和硬件入门学习。
2. Verilog实现：组合逻辑乘法器
我们将采用组合逻辑实现乘法器，虽然不如流水线结构高效，但代码更简洁，适合初学者理解。
2.1 核心算法实现
module binary_multiplier ( input [3:0] A, // 被乘数 input [3:0] B, // 乘数 output reg [7:0] R // 乘积结果 ); always @(*) begin R = 0; // 初始化结果为0 for (int i=0; i<4; i=i+1) begin if (B[i]) // 如果乘数当前位为1 R = R + (A << i); // 被乘数左移后累加 end end endmodule这段代码实现了经典的移位相加算法：
- 遍历乘数B的每一位
- 如果当前位为1，则将左移后的被乘数加到结果中
- 左移位数对应乘数位的权值（2^i）
2.2 优化技巧
对于FPGA实现，我们可以进一步优化：
- 使用
generate语句展开循环，提高时序性能 - 添加
wire [7:0] partial_sum [0:3];存储部分积 - 采用超前进位加法器优化最终相加阶段
// 优化后的部分积生成 genvar i; generate for (i=0; i<4; i=i+1) begin : part_prod assign partial_sum[i] = B[i] ? (A << i) : 8'b0; end endgenerate // 超前进位加法器实现 assign R = partial_sum[0] + partial_sum[1] + partial_sum[2] + partial_sum[3];3. Quartus II工程实战
现在我们将这个设计在Quartus II环境中实现，从创建工程到烧录FPGA的全过程。
3.1 工程创建与配置
- 启动Quartus II，选择"File"→"New Project Wizard"
- 设置工程名称（如
binary_multiplier）和存储路径 - 选择正确的FPGA器件型号（必须与开发板一致）
- 添加新的Verilog HDL文件，输入上面的代码
- 保存为
binary_multiplier.v
3.2 引脚分配技巧
在Assignment Editor中进行引脚分配时，推荐方法：
- 通过"View"→"Utility Windows"→"Pin Planner"打开图形化界面
- 直接拖拽信号到对应的物理引脚
- 或者导入预先准备好的引脚分配文件（.qsf）
常见问题排查表：
| 现象 | 可能原因 | 解决方案 |
|---|---|---|
| LED全亮/全灭 | 引脚分配错误 | 检查引脚约束文件 |
| 结果不正确 | 时序约束缺失 | 添加set_max_delay约束 |
| 无响应 | 时钟未连接 | 确认时钟信号已正确分配 |
3.3 编译与下载
完成设计后：
- 点击"Processing"→"Start Compilation"进行全编译
- 编译成功后，连接开发板
- 打开Programmer工具，选择生成的.sof文件
- 点击"Start"烧录到FPGA
注意：如果使用USB-Blaster下载器，确保驱动已正确安装
4. 交互测试与调试
烧录完成后，就可以开始实际测试这个硬件乘法器了。
4.1 测试用例设计
推荐测试以下几组典型输入：
| 测试案例 | 被乘数A (二进制) | 乘数B (二进制) | 预期结果 (二进制) |
|---|---|---|---|
| 最大乘积 | 1111 (15) | 1111 (15) | 11100001 (225) |
| 零输入 | 0000 (0) | 任意值 | 00000000 (0) |
| 单位乘 | 0001 (1) | 1111 (15) | 00001111 (15) |
| 交替位 | 0101 (5) | 1010 (10) | 00110010 (50) |
4.2 常见问题解决
问题1：LED显示不稳定
- 检查电源稳定性
- 添加消抖电路（对按键输入）
- 在Verilog中添加输入同步寄存器
// 输入同步处理 reg [3:0] A_sync, B_sync; always @(posedge clk) begin A_sync <= A; B_sync <= B; end问题2：部分结果不正确
- 确认所有引脚分配正确
- 检查Verilog代码中的位宽是否匹配
- 使用SignalTap II逻辑分析仪抓取内部信号
4.3 扩展思考
这个基础乘法器可以进一步扩展：
- 添加BCD转换，驱动七段数码管显示十进制结果
- 实现有符号数乘法（补码表示）
- 增加流水线设计提高性能
- 通过PWM控制LED亮度表示数值大小
// 简单的PWM亮度控制示例 reg [7:0] pwm_counter; always @(posedge clk) pwm_counter <= pwm_counter + 1; assign LED = (R > pwm_counter) ? 1'b1 : 1'b0;通过这个项目，我们不仅实现了FPGA开发板的"去灰化"，更创建了一个直观的硬件教学工具。下次当你需要演示二进制乘法时，不再需要依赖抽象的仿真波形，只需拨动开关，就能看到LED灯实时显示计算结果——这才是硬件编程应有的乐趣。