新手小牛--TTL与非门超详细工作原理
一、什么是TTL电路?
1. TTL全称
TTL:Transistor-Transistor Logic(晶体管-晶体管逻辑电路)
2.核心特点
- 电路内部全部由三极管(BJT)构成,无MOS管;
- 是数字电路两大主流工艺之一(TTL + CMOS);
- TTL与非门是TTL电路中最经典、最常用的基础门电路。
3. TTL标准电平定义(必考背诵)
常规TTL电路供电电压:VCC = 5V
电平类型 | 实际电压值 | 逻辑值 |
低电平 | 0.3V | 0 |
高电平 | 3.6V | 1 |
二、TTL与非门内部结构(精简四管结构)
本次讲解主流精简版4三极管+1二极管结构(教材新版通用结构,替代老旧五管结构,更易理解)。
1.模块分工(核心记忆)
整个TTL与非门分为三级结构,分工明确:
- 输入级:多发射极三极管T1—— 实现「与逻辑」
- 中间倒相级:三极管T2—— 分离高低电平相位,驱动后级
- 输出级:T3、T4 +二极管组成推拉式输出结构—— 实现「非逻辑」+ 强带载能力
2.关键结构说明
- 多发射极三极管T1:TTL专属结构,多个发射极对应多个输入引脚(A、B),天然实现与逻辑;
- 输出级上下管互斥导通:T3导通则T4截止,T4导通则T3截止,无同时导通、无同时截止。
三、四种输入工况完整分析(核心考点)
与非门双输入A、B共四种组合,严格遵循逻辑:有0出1,全1出0。
工况1:任意一个输入为低电平(0.3V)、一个任意
输入状态:A=0 / B=0 / 两者都为0(只要存在低电平)
1)输入级工作状态
T1发射结正向导通,基极电位被钳位在1V左右(0.3V输入+0.7V导通压降)。
基极电流:IB=(5-1)/4K=1mA,电流极大,使T1深度饱和。
T1饱和压降极小,集电极电位仅0.4V左右。
2)中间级、输出级状态
T2、T4导通需要至少1.4V电压(两个PN结串联压降),当前仅0.4V,因此:
✅T2、T4完全截止
✅T3正向导通
3)最终输出结果
T3导通、T4截止,电源5V经电阻、T3输出,忽略微小电阻压降:
输出电压 = 5V - 2×0.7V =3.6V(高电平1)
👉 结论:有0出1
工况2:双输入全为高电平(3.6V)
输入状态:A=1、B=1(全高电平)
1)输入级工作状态(倒置放大状态)
输入全部3.6V,T1发射结反偏截止,集电结正偏。
T1不再是放大状态,进入倒置放大状态(TTL专属特性)。
基极电位被抬升至2.1V,电流大量流向T2基极。
2)中间级、输出级状态
大电流驱动T2、T4深度饱和导通;
T2饱和压降0.3V,分压后不足以驱动T3导通,T3完全截止。
3)最终输出结果
T4饱和导通、输出电阻极小,输出电压被钳位在饱和压降:
输出电压 =0.3V(低电平0)
👉 结论:全1出0
四、核心结构:推拉式输出(图腾柱结构)
1.工作机制
输出级T3、T4永远一通一截、互锁工作:
- 输出高电平时:上管T3导通,下管T4截止→ 输出接电源
- 输出低电平时:下管T4导通,上管T3截止→ 输出接地
形似上下推拉,故称推拉式输出结构。
2.推拉式结构两大核心优势
优势1:输出电阻极小,带负载能力极强
- 高电平输出:T3导通,等效上拉输出电阻极小;
- 低电平输出:T4饱和导通,导通电阻趋近于0;
- 无论高低电平,带负载能力远优于普通电阻负载电路。
优势2:翻转速度快、高频特性好
电路负载普遍存在寄生电容,电容充放电速度决定门电路翻转速度:
- 充、放电回路电阻极小(仅百欧级别);
- 时间常数 τ=RC 极小,电容充放电速度极快;
- 同时T1倒置放大可快速抽除内部多余电荷,进一步提升翻转速率。
五、TTL与非门完整特性总结(考试必背)
特性维度 | 详细说明 |
逻辑功能 | 与非逻辑:有0出1,全1出0 |
核心结构 | 多发射极输入级+倒相中间级+推拉式输出级 |
电平标准 | 低电平0.3V,高电平3.6V,供电5V |
输出特性 | 推拉式互斥导通,无直通损耗 |
核心优点 | 带负载能力强、翻转速度快、稳定性高 |
特殊状态 | 全高输入时,输入级三极管工作在倒置放大状态 |
六、小白易错点总结
- 不要混淆三极管状态:输入低电平T1饱和、T2T4截止;输入高电平T1倒置放大、T2T4饱和;
- 推拉式无同时导通:上下管绝对互斥,不会出现电源直接接地短路的情况;
- 3.6V、0.3V不是随意取值:是三极管压降、饱和压降叠加后的固定输出值;
- 多发射极三极管是与逻辑核心:没有多发射极结构,就无法直接实现多输入与逻辑。
