1.3 OrCAD 原理图导 PCB 报错，为什么总提示不匹配的封装？I 芯巧Cadence快问快答系列-操作锦囊
大家好。在使用OrCAD Capture设计原理图并导出网表至Allegro PCB时，偶尔会遇到“找不到指定封装”或“封装不匹配”的报错。多数情况下，原理图中器件的PCB Footprint属性看上去已经填写正确，但导出时依然提示错误。这往往是由于备用封装属性ALT_SYMBOLS中残留了旧的或错误的封装名称，导致网表导出时系统优先抓取了该错误值，从而引发冲突。
本次分享将以实例演示这类问题的完整排查与解决方法。以下是关键步骤总结：
第一步：定位报错日志
导出网表后出现报错时，查看日志提示（如“找不到DIP5封装”），注意区分当前使用的封装与报错所指的封装是否一致。
第二步：检查原理图属性
回到原理图，双击报错器件，打开属性编辑器（Property Editor）。
确认
PCB Footprint属性是否填写正确（如贴片封装名称）。继续向右滑动表格，找到
ALT_SYMBOLS（备用封装属性），检查该列是否残留了错误的封装名称（如DIP5）。
第三步：清除错误属性
选中
ALT_SYMBOLS列中对应的错误单元格，按Delete键清空内容并保存。
第四步：重新导出网表
保存工程，点击顶部菜单Tools→Create Netlist...→ 确认参数后点击OK，重新生成网表文件。
第五步：重新导入Allegro
切换至Allegro界面，点击File→Import→Logic/Netlist...。
在弹出的窗口中，选择Design Entry CIS (Capture)作为网表格式。
点击Import directory后的省略号，选择网表文件所在路径，点击Import执行导入。
第六步：验证结果
检查导入日志，确认“找不到封装”的报错已消失，即表示导入成功。
通过以上六步，即可快速解决因备用封装属性残留导致的网表导入失败问题。
原创简介：
芯巧电子是 Cadence 全球认证培训合作伙伴，是国内领先的电子、电气设计自动化和信息化管理系统方案与服务提供商，客户覆盖半导体、消费电子、通讯、汽车电子、工业自动化、教育科研等众多领域，业务涉及Cadence PCB及仿真全系列软件代理，PCB软件二次开发，电子元器件建库，PCB Layout 服务，PCB 加工装配等，拥有专业的市场销售、软件服务支持和软件定制开发团队。