新手小牛--组合逻辑集成电路（译码器2）
一、译码器与编码器的关系（核心对立考点）
1.1核心定义
编码器：多输入 → 少输出，将多个信号/符号编码为一组二进制数。
译码器：少输入 → 多输出，是编码器的逆过程，将输入的二进制数还原为对应信号/数字/符号。
1.2结构对比（必考）
器件 | 输入输出特点 | 端口规律 |
编码器 | 输入多、输出少 | 输出位数n，最大输入数 2ⁿ |
译码器 | 输入少、输出多 | 输入位数n，输出端口数 2ⁿ |
核心特性：任意时刻，译码器仅有1路输出有效，其余全部无效。
二、译码器三大分类（通用分类）
2.1二进制译码器（最常用）
输入n位二进制信号，输出 2ⁿ 路信号，一一对应所有二进制组合。
常见型号：
- 2输入4输出：2线-4线译码器（74LS139）
- 3输入8输出：3线-8线译码器（74LS138，重中之重）
- 4输入16输出：4线-16线译码器
2.2十进制译码器（BCD译码器）
输入：4位二进制BCD码（共16种组合）
输出：10路十进制信号（对应0~9）
特性：16种组合中仅10种有效，剩余6种为无效伪码，输出无响应。
2.3显示译码器
专门搭配数码管、显示屏使用，将二进制代码转换为屏幕可识别的显示信号，后续课程单独详解。
三、经典芯片1：74LS139双2线-4线译码器
3.1芯片简介
- 芯片特性：单片集成两路完全独立的2-4译码器（性价比高、常用）
- 输入：2位二进制编码 A1(高位)、A0(低位)
- 控制端：1个使能端 $\overline{EI}$（低电平有效）
- 输出：4路输出 $\overline{Y_0}、\overline{Y_1}、\overline{Y_2}、\overline{Y_3}$（全部低电平有效）
💡 小白知识点：引脚/符号带圆圈、变量带横杠 =低电平有效；无标记 = 高电平有效。
3.2 74LS139完整真值表
使能端 $\overline{EI}$ | 输入 A1 A0 | 输出 $\overline{Y_0}$ | 输出 $\overline{Y_1}$ | 输出 $\overline{Y_2}$ | 输出 $\overline{Y_3}$ | 工作状态 |
1（高电平） | × ×（任意） | 1 | 1 | 1 | 1 | 禁止工作，全输出无效 |
0（低电平） | 0 0 | 0 | 1 | 1 | 1 | 选中Y0，其余无效 |
0（低电平） | 0 1 | 1 | 0 | 1 | 1 | 选中Y1，其余无效 |
0（低电平） | 1 0 | 1 | 1 | 0 | 1 | 选中Y2，其余无效 |
0（低电平） | 1 1 | 1 | 1 | 1 | 0 | 选中Y3，其余无效 |
3.3核心规律总结
- $\overline{EI}=1$：芯片锁死禁止，无论输入是什么，所有输出全为1（无效）；
- $\overline{EI}=0$：芯片正常译码，一组二进制输入唯一对应一路低电平有效输出；
- 所有输出默认高电平（无效），仅被选中通道拉低为0（有效）。
3.4逻辑表达式（简化）
以 $\overline{Y_0}$ 为例（低电平有效）：
Y0=EI⋅A1⋅A0
其余输出同理，可通过卡诺图圈0、圈1化简，中规模芯片无需死记公式，重点掌握功能！
四、重点必考芯片2：74LS138 3线-8线译码器
数电最常用芯片，99%实验、考题都会涉及，必须吃透！
4.1芯片引脚与定义
- 编码输入：A2（高位）、A1、A0（低位），3位二进制输入
- 输出：$\overline{Y_0} \sim \overline{Y_7}$，共8路，全部低电平有效
- 三级使能控制端（核心特色）：
- E1：高电平有效（无圆圈）
- $\overline{E2}$、$\overline{E3}$：低电平有效（带圆圈/横杠）
4.2芯片工作唯一条件（重中之重）
芯片正常译码的唯一状态：E1=1，$\overline{E2}=0$，$\overline{E3}=0$
只要不满足以上条件（剩余7种组合），芯片全部输出置1，禁止工作！
4.3 74LS138真值表精简版
使能条件 | 输入 A2 A1 A0 | 输出状态 | 工作模式 |
不满足 E1=1、E2=E3=0 | 任意 | $\overline{Y_0}\sim\overline{Y_7}$ 全1 | 禁止译码（无效） |
满足有效使能 | 000 | $\overline{Y_0}=0$，其余为1 | 译码有效 |
满足有效使能 | 001 | $\overline{Y_1}=0$，其余为1 | 译码有效 |
满足有效使能 | 010 | $\overline{Y_2}=0$，其余为1 | 译码有效 |
满足有效使能 | 011 | $\overline{Y_3}=0$，其余为1 | 译码有效 |
满足有效使能 | 100 | $\overline{Y_4}=0$，其余为1 | 译码有效 |
满足有效使能 | 101 | $\overline{Y_5}=0$，其余为1 | 译码有效 |
满足有效使能 | 110 | $\overline{Y_6}=0$，其余为1 | 译码有效 |
满足有效使能 | 111 | $\overline{Y_7}=0$，其余为1 | 译码有效 |
4.4 138&139核心区别
芯片型号 | 规格 | 使能端数量 | 适用场景 |
74LS139 | 2-4译码器（双路） | 1个 | 简单译码、小规模电路 |
74LS138 | 3-8译码器 | 3个（灵活可控） | 扩展级联、时序波形、组合逻辑设计（高频） |
五、译码器经典应用：输入波形→输出波形分析
以74LS138为例，实操讲解波形绘制逻辑（考试画图必考题型）。
5.1电路接线条件
- 固定使能：E1接高电平(1)、$\overline{E2}$、$\overline{E3}$接地(0)，满足基础工作条件；
- 可控使能：预留控制端D（替代使能开关）；
- 编码输入：C(A2高位)、B(A1)、A(A0低位)，按二进制000~111循环变化。
5.2波形工作逻辑
1）当D=1时
芯片禁止工作，所有输出Y0~Y7恒定为高电平1（无效），无论CBA输入如何变化，输出无响应。
2）当D=0时
芯片正常译码，跟随CBA二进制输入，单一通道拉低为0（有效）：
- CBA=000 → Y0=0（有效）
- CBA=001 → Y1=0（有效）
- CBA=010 → Y2=0（有效）
- ......
- CBA=111 → Y7=0（有效）
5.3波形绘制核心规则（小白必记）
- 使能无效时：所有输出保持高电平，无波形变化；
- 使能有效时：跟随输入二进制递增，对应输出依次出现低电平脉冲；
- 任意时刻，最多只有1路输出为低电平有效，其余全高电平。
六、全篇核心知识点总结（考前速记）
- 译码器是编码器逆过程，少入多出，n位输入对应 2ⁿ 路输出；
- 分类：二进制译码器、十进制BCD译码器、显示译码器；
- 74LS139：双2-4译码器，单使能端、低电平输出有效；
- 74LS138：3-8译码器（重点），唯一工作条件：E1=1、E2=E3=0；
- 所有译码器通用特性：有效工作时，同一时刻仅1路输出有效；
- 低电平有效芯片：无效状态输出全1，有效状态单路置0。