当前位置：首页 > news >正文

不止于实验：用Quartus 18.1和ModelSim深入理解加法器的硬件实现与时序

news 2026/6/5 1:54:56

从Verilog到硅片：Quartus与ModelSim下的加法器深度解析

在数字电路设计的入门阶段，半加器和全加器往往是第一个真正意义上的"实战项目"。但大多数教程止步于功能验证，很少探讨不同编码风格如何影响最终硬件实现。本文将带您穿透HDL代码的表层，观察三种典型Verilog描述风格（数据流、行为级、结构级）在Quartus综合后产生的真实电路差异，并通过ModelSim时序仿真揭示关键时序特性。

1. 加法器的三种面孔：Verilog描述风格对比

1.1 数据流描述的简洁之美

数据流描述最接近布尔方程的本质表达，其核心特征是使用连续赋值语句assign：

module h_adder_dataflow ( input A, B, output SO, CO ); assign SO = A ^ B; // 异或门实现和输出 assign CO = A & B; // 与门实现进位输出 endmodule

在Quartus中综合后，RTL Viewer显示其电路结构极其精简：

逻辑单元	使用数量
2输入XOR	1
2输入AND	1

这种描述方式的优势在于：

综合结果可预测性强
资源占用最少（仅2个逻辑门）
时序路径清晰（输入到输出仅一级逻辑延迟）

1.2 行为描述的灵活性代价

行为级描述使用always块和过程赋值语句，更接近软件编程思维：

module h_adder_behavioral ( input A, B, output reg SO, CO ); always @(*) begin case ({A,B}) 2'b00: {CO,SO} = 2'b00; 2'b01: {CO,SO} = 2'b01; 2'b10: {CO,SO} = 2'b01; 2'b11: {CO,SO} = 2'b10; endcase end endmodule

综合报告显示其资源使用出现微妙变化：

实现指标	数据流版本	行为级版本
逻辑单元(LE)	2	3
最大频率(MHz)	420	380

注意：行为描述可能综合出查找表(LUT)而非直接的门级电路，这解释了为何资源占用略高

1.3 结构描述的显式控制

结构描述显式实例化底层元件，适合对实现细节有严格要求的场景：

module h_adder_structural ( input A, B, output SO, CO ); xor G1(SO, A, B); and G2(CO, A, B); endmodule

虽然综合结果与数据流版本相似，但在复杂设计中，结构描述可以：

精确控制器件布局
实现特定的布线约束
与工艺库元件直接对应

2. ModelSim时序仿真实战

2.1 测试平台搭建要点

完整的测试平台应包括：

时钟生成模块（即使异步电路也建议添加参考时钟）
输入激励序列生成
自动结果校验逻辑

`timescale 1ns/1ps module tb_h_adder; reg A, B; wire SO, CO; // 实例化被测设计 h_adder_dataflow uut (A, B, SO, CO); initial begin // 生成测试波形 A=0; B=0; #50; A=0; B=1; #50; A=1; B=0; #50; A=1; B=1; #50; $stop; end endmodule

2.2 关键时序参数测量

在ModelSim波形窗口可观察到：

测量项	典型值(ns)	影响因素
输入到SO延迟	2.1	布线延迟+逻辑单元延迟
输入到CO延迟	1.8	与门通常比异或门更快
建立时间	0.5	FPGA器件特性决定

提示：使用$timeformat命令设置更精确的时间显示格式

2.3 全加器的级联效应

当多个半加器组成全加器时，时序特性呈现非线性变化：

module f_adder_ripple ( input ain, bin, cin, output cout, sum ); wire s1, c1, c2; h_adder_dataflow HA1 (ain, bin, s1, c1); h_adder_dataflow HA2 (s1, cin, sum, c2); or G3 (cout, c1, c2); endmodule

级联导致的时序劣化：

参数	半加器	全加器(纹波进位)
关键路径延迟	2.1ns	4.3ns
最大工作频率	476MHz	232MHz

3. Quartus综合优化技巧

3.1 编译器指令应用

通过综合属性指导工具优化：

(* keep = 1 *) wire internal_sig; // 防止信号被优化掉 (* dont_merge *) reg [1:0] state; // 保持状态寄存器独立

3.2 资源使用对比分析

不同描述风格的资源占用差异：

描述风格	逻辑单元(LE)	寄存器	最大频率(MHz)
数据流	5	0	320
行为级	7	2	280
结构级	5	0	310

3.3 时序约束实战

在.qsf文件中添加约束：

set_instance_assignment -name CUT ON -to u1|cout set_instance_assignment -name FAST_OUTPUT_REGISTER ON -to sum create_clock -period 5 [get_ports clk]

4. 进阶：进位选择加法器优化

针对高速场景的改进方案：

module carry_select_adder ( input [3:0] A, B, input cin, output [3:0] sum, output cout ); // 预计算0/1两种进位路径 wire [3:0] sum0, sum1; wire cout0, cout1; ripple_adder r0 (A, B, 1'b0, sum0, cout0); ripple_adder r1 (A, B, 1'b1, sum1, cout1); // 根据实际进位选择结果 assign sum = cin ? sum1 : sum0; assign cout = cin ? cout1 : cout0; endmodule

性能提升对比：