Vivado秒表进阶玩法：如何给你的FPGA计时器增加小数点显示和时分秒格式切换？

Vivado秒表进阶玩法：FPGA计时器显示格式优化实战指南

当你的FPGA秒表已经能准确计时后，如何让它看起来更专业、更符合实际应用场景？本文将带你深入探索三种显示格式优化方案，从硬件描述语言修改到视觉呈现效果，手把手教你打造一个既实用又美观的数字计时器。

1. 基础秒表显示架构解析

在开始优化之前，我们需要理解原始秒表的设计架构。典型的FPGA秒表由以下几个核心模块组成：

• 时钟分频模块：将50MHz系统时钟分频为100Hz（0.01秒精度）
• 计数器链：6级串联计数器（模10和模6组合）
• 动态显示模块：控制6位数码管的扫描显示

原始显示格式为"分分:秒秒.毫秒毫秒"，对应的计数器分配如下：

// 原始计数器分配 modu10_counter u2(.clk(clk_s),.clr(CLR_L),.EN(start_stop),.cy(cy_0),.Q(Q_0)); // 0.01秒 modu10_counter u3(.clk(clk_s),.clr(CLR_L),.EN(cy_0),.cy(cy_1),.Q(Q_1)); // 0.1秒 modu6_counter u4(.clk(clk_s),.clr(CLR_L),.EN(cy_1),.cy(cy_2),.Q(Q_2)); // 秒个位 modu10_counter u5(.clk(clk_s),.clr(CLR_L),.EN(cy_2),.cy(cy_3),.Q(Q_3)); // 秒十位 modu6_counter u6(.clk(clk_s),.clr(CLR_L),.EN(cy_3),.cy(cy_4),.Q(Q_4)); // 分个位 modu10_counter u7(.clk(clk_s),.clr(CLR_L),.EN(cy_4),.cy(cy_5),.Q(Q_5)); // 分十位

这种架构虽然功能完整，但在视觉呈现上存在两个明显问题：

1. 秒与0.1秒之间缺乏明确分隔
2. 分与秒之间的冒号显示不够直观

2. 小数点动态点亮技术

2.1 七段数码管小数点控制原理

每个七段数码管实际上由8个LED组成（7段+1个小数点）。在Verilog中，我们通常用8位信号控制：

位定义：[DP][G][F][E][D][C][B][A] DP = 小数点控制位（1点亮，0熄灭）

原始代码中，小数点始终熄灭，因为段码只使用了低7位：

4'h0: seg = 8'h3f; // 00111111 (DP=0)

2.2 实现秒与毫秒间的小数点

我们需要修改动态显示模块，在秒个位（第3位数码管）显示时点亮小数点。关键修改点：

1. 新增decimal_point寄存器存储小数点状态
2. 在数码管选择逻辑中设置小数点位置
3. 修改段码生成逻辑

// 修改后的动态显示模块关键代码 reg [7:0] decimal_point = 0; always @ (num) begin decimal_point = 0; // 默认熄灭所有小数点 case(num) 0: disp_data = disp_data_right0; // 0.01秒 1: disp_data = disp_data_right1; // 0.1秒 2: begin disp_data = disp_data_right2; // 秒个位 decimal_point = 8'h80; // 点亮小数点(DP=1) end 3: disp_data = disp_data_right3; // 秒十位 // ...其他数码管选择 endcase end // 修改段码生成 always@(disp_data) begin case(disp_data) 4'h0: seg = 8'h3f + decimal_point; // 原始段码+小数点状态 // ...其他数字处理 endcase end

提示：decimal_point信号采用加法方式合并到段码中，因为DP是最高位，这种实现方式既简洁又高效。

2.3 资源消耗与优化效果

这种修改几乎不增加任何逻辑资源消耗，仅需要：

• 1个8位寄存器存储小数点状态
• 少量组合逻辑用于段码合并

视觉效果对比：

3. 时分秒格式转换方案

3.1 计数器链重组策略

将显示格式从"分:秒.毫秒"改为"时:分.秒"，需要调整计数器链结构：

1. 时钟分频调整：从100Hz(0.01s)改为1Hz(1s)
2. 计数器顺序重组：
   • 原始：0.01s → 0.1s → 秒 → 分
   • 新结构：秒 → 分 → 时

// 修改后的计数器链 modu10_counter u2(.clk(clk_s),.clr(CLR_L),.EN(start_stop),.cy(cy_0),.Q(Q_0)); // 秒个位 modu6_counter u3(.clk(clk_s),.clr(CLR_L),.EN(cy_0),.cy(cy_1),.Q(Q_1)); // 秒十位 modu10_counter u4(.clk(clk_s),.clr(CLR_L),.EN(cy_1),.cy(cy_2),.Q(Q_2)); // 分个位 modu6_counter u5(.clk(clk_s),.clr(CLR_L),.EN(cy_2),.cy(cy_3),.Q(Q_3)); // 分十位 modu10_counter u6(.clk(clk_s),.clr(CLR_L),.EN(cy_3),.cy(cy_4),.Q(Q_4)); // 时个位 modu6_counter u7(.clk(clk_s),.clr(CLR_L),.EN(cy_4),.cy(cy_5),.Q(Q_5)); // 时十位

3.2 分频模块修改

原始分频模块产生100Hz信号，现在需要改为1Hz：

// 修改后的分频模块 module clk_div(clk_in, clk_out); input clk_in; // 50MHz output reg clk_out; // 1Hz reg [25:0] cnt; always @(posedge clk_in) begin if(cnt == 26'd24_999_999) begin clk_out <= ~clk_out; cnt <= 0; end else begin cnt <= cnt + 1; end end endmodule

3.3 显示格式优化

在时分秒格式下，我们可以在分和秒之间添加小数点：

// 动态显示模块修改 always @ (num) begin decimal_point = 0; case(num) 0: disp_data = disp_data_right0; // 秒个位 1: disp_data = disp_data_right1; // 秒十位 2: begin disp_data = disp_data_right2; // 分个位 decimal_point = 8'h80; // 点亮小数点 end 3: disp_data = disp_data_right3; // 分十位 // ...其他数码管 endcase end

显示效果对比表：

4. 多格式动态切换设计

4.1 显示模式控制信号

为了实现运行时格式切换，我们需要：

1. 添加模式选择输入
2. 修改计数器使能逻辑
3. 动态调整小数点位置

module final_top( input clk_50M, input CLR_L, input start_stop, input [1:0] display_mode, // 00=原始 01=小数点 10=时分秒 output [7:0] seg, output [5:0] dig ); // 根据模式选择计数器使能 wire [5:0] counter_enable; assign counter_enable = (display_mode == 2'b10) ? {cy_3, cy_2, cy_1, cy_0, start_stop, 1'b0} : // 时分秒模式 {cy_4, cy_3, cy_2, cy_1, cy_0, start_stop}; // 原始模式

4.2 动态显示模块增强

// 增强版动态显示模块 always @ (num or display_mode) begin decimal_point = 0; case(num) 2: begin // 秒个位或分个位 if(display_mode == 2'b01) decimal_point = 8'h80; // 秒.毫秒模式 else if(display_mode == 2'b10) decimal_point = 8'h80; // 时分.秒模式 end 4: begin // 分个位 if(display_mode == 2'b10) decimal_point = 8'h80; // 时.分模式 end endcase // ...其他数码管选择逻辑 end

4.3 模式切换的时序考虑

模式切换时需要注意：

1. 最好在计时暂停状态下切换
2. 切换后可能需要复位计数器
3. 避免在数码管扫描中间切换

推荐的状态切换流程：

1. 暂停计时（start_stop=0）
2. 改变display_mode
3. 复位计数器（CLR_L=0）
4. 重新开始计时

5. 高级优化技巧

5.1 数码管消隐技术

快速切换显示模式时，可能会出现数码管残影。解决方法：

// 在动态显示模块中添加消隐逻辑 always @(posedge clk_div) begin if(mode_changing) begin seg <= 8'h00; // 所有段熄灭 end else begin // 正常显示逻辑 end end

5.2 多格式自动切换

可以设计自动切换逻辑，例如：

• 短按模式键切换格式
• 长按模式键复位计时器

// 简单的按键消抖和长短按检测 reg [19:0] key_cnt; always @(posedge clk_50M) begin if(!mode_key) begin key_cnt <= key_cnt + 1; end else begin if(key_cnt > 20'd999_999) begin // 长按处理 CLR_L <= 0; end else if(key_cnt > 20'd9_999) begin // 短按处理 display_mode <= display_mode + 1; end key_cnt <= 0; end end

5.3 显示亮度均衡

不同显示模式下，数码管点亮时间可能不均，导致亮度差异。解决方案：

// 动态调整扫描频率 reg [15:0] scan_interval; always @(*) begin case(display_mode) 2'b00: scan_interval = 16'd24999; // 原始模式 2'b01: scan_interval = 16'd24999; // 小数点模式 2'b10: scan_interval = 16'd19999; // 时分秒模式(提高刷新率) endcase end always @ (posedge clk) begin if (clk_div_cnt == scan_interval) begin clk_div <= ~clk_div; clk_div_cnt <= 0; end else begin clk_div_cnt <= clk_div_cnt + 1; end end

6. 实际项目中的经验分享

在实现这些显示优化时，有几个容易踩的坑值得注意：

1. 小数点位置混淆：不同显示模式下，小数点应该出现在不同位置。建议定义一个清晰的位置映射表：

2. 计数器溢出处理：当时分秒格式显示23:59:59时，继续计时应该变为00:00:00，而不是24:00:00

3. 仿真验证技巧：在仿真时，可以创建专门的显示格式测试用例：

initial begin // 测试小数点显示 display_mode = 2'b01; #100; // 检查数码管2的小数点是否点亮 // 测试时分秒模式 display_mode = 2'b10; #100; // 检查数码管2和4的小数点 end

4. 资源占用监控：虽然显示优化主要涉及组合逻辑，但在低端FPGA上仍需关注资源使用：

# Vivado中查看资源报告 report_utilization -hierarchical -file utilization.rpt

5. 功耗考量：动态点亮更多小数点会略微增加功耗，在电池供电设备中需要权衡：

在最近的一个工业计时器项目中，我们最终采用了自动切换的显示方案：短时间显示精确到毫秒，超过1分钟自动切换为时分秒格式。这种智能显示策略既保证了精度需求，又提升了长时计时的可读性。