当前位置：首页 > news >正文

MC68060 JTAG边界扫描技术详解：从原理到硬件调试实战

news 2026/6/19 20:44:21

1. 项目概述与边界扫描技术核心价值

在嵌入式硬件开发，尤其是基于MC68060这类经典处理器的系统设计中，硬件调试与生产测试是绕不开的“硬骨头”。想象一下，一块布满精密芯片的电路板焊接完成，你如何确认每一根细如发丝的走线都连接正确？如何在芯片已经焊死在板子上、无法用探针直接触碰引脚的情况下，判断是处理器故障、内存问题，还是某个信号线虚焊？这就是边界扫描技术，特别是基于IEEE 1149.1标准的JTAG所要解决的核心痛点。它本质上是一套内建于芯片内部的“数字探针”网络，允许你通过一个仅需4-5根线的标准化接口，非侵入式地访问和控制芯片的每一个输入输出引脚。

MC68060作为摩托罗拉68K家族的高性能末代旗舰，其JTAG实现堪称教科书级别，完整支持了IEEE 1149.1-1993标准。它不仅仅是一个简单的调试后门，更是一套完整的板级测试架构。对于硬件工程师和测试工程师而言，深入理解这套架构，意味着掌握了从芯片级验证到系统级故障定位的主动权。你不再需要完全依赖昂贵的在线测试仪或复杂的飞针测试，通过编写简单的边界扫描测试向量，就能完成电路连通性测试、芯片功能验证乃至简单的交互测试。接下来，我将结合手册内容和实际工程经验，为你拆解MC68060 JTAG的每一个细节，从架构原理到实操指令，再到那些手册里不会写的避坑技巧。

2. MC68060 JTAG架构深度解析

2.1 测试访问端口与状态机：一切控制的起点

JTAG的物理入口是测试访问端口，它由5个必备信号和1个可选信号构成。在MC68060上，它们是：

TCK：测试时钟。所有TAP控制器和边界扫描寄存器的操作都以此时钟为基准。关键点：TCK与处理器的主系统时钟CLK是异步的。这意味着，在进行需要协调系统功能和边界扫描的混合操作时（例如在系统运行时采样信号），你必须自己在外部处理好这两个时钟域的同步问题，否则采样到的数据将是无效的。
TMS：测试模式选择。这个信号在TCK上升沿被采样，用于驱动TAP控制器的16个状态转换。它内部有一个上拉电阻，这意味着如果悬空，默认状态为高，这有助于引导控制器进入复位状态。
TDI：测试数据输入。指令和数据通过此引脚串行移入。同样有内部上拉。
TDO：测试数据输出。仅在特定的控制器状态（Shift-IR和Shift-DR）下，才会从高阻态变为有效驱动，数据在TCK的下降沿更新。这个三态特性非常重要，当多个芯片以菊花链形式连接时，只有当前被寻址的芯片才会驱动TDO线。
TRST：测试复位（可选，但强烈建议使用）。低电平有效的异步复位信号，用于强制TAP控制器进入Test-Logic-Reset状态。内部有上拉。
JTAG：这是一个使能引脚，而非TAP信号。当拉低时，引脚功能映射为标准JTAG模式；当拉高时，TAP引脚被重映射为调试管道控制模式，JTAG逻辑被复位。它符合标准中“合规性使能引脚”的定义。

TAP控制器是一个16状态的有限状态机，是JTAG操作的“大脑”。它控制着指令和数据的装载、移位和更新流程。虽然状态有16个，但工程师最需要关注的是其中8个核心状态，它们构成了任何JTAG操作的基本流程：

Test-Logic-Reset：上电或TRST有效后的状态，测试逻辑被禁用，系统功能正常。
Run-Test/Idle：一个空闲状态，某些测试（如内置自测试）可在此运行。
Capture-IR：捕获当前指令寄存器的并行数据（对于MC68060，固定为默认值0101，即IDCODE指令）。
Shift-IR：在此状态，通过TDI移入新的4位指令码，同时旧的指令码从TDO移出。
Update-IR：在TCK下降沿，将刚刚移入指令移位寄存器中的新指令，锁存到指令译码寄存器中，新指令立即生效。
Capture-DR：捕获当前被选中数据寄存器（如边界扫描寄存器、旁路寄存器）的并行数据。
Shift-DR：在此状态，串行移位数据通过当前选中的数据寄存器，从TDI到TDO。
Update-DR：在TCK下降沿，将数据移位寄存器中的内容更新到数据寄存器的输出锁存器（对于边界扫描寄存器，就是更新到引脚驱动值）。

实操心得：理解状态机是编写任何JTAG驱动软件或脚本的基础。一个常见的错误是状态切换时序不对。记住，TMS信号是在TCK的上升沿采样来决定下一个状态的。画一个简单的状态转换图贴在墙上，在调试初期能省下大量时间。

2.2 指令寄存器与公共指令集详解

MC68060的指令寄存器是4位宽，支持16条指令。其中7条是公开给用户使用的，其余9条是摩托罗拉内部制造测试专用，严禁使用，否则可能导致芯片损坏或引脚冲突。

公开指令解析：

EXTEST (0000)：外部测试指令。这是边界扫描的核心。当执行EXTEST时：
- 芯片所有输出引脚和配置为输出的双向引脚，其驱动值完全由边界扫描寄存器的“更新单元”中预先装载的数据决定，与内部系统逻辑无关。
- 它可以用来测试电路板上的走线连通性（将逻辑值驱动到一条网络上，然后在链上另一个芯片的输入引脚采样）。
- 它还可以配置双向引脚的方向。
- 关键警告：手册强烈建议，在发出EXTEST指令之前，先用SAMPLE/PRELOAD指令，将边界扫描寄存器中对应RSTI（复位输入）引脚的那个比特，预装载为有效（断言）值。这样EXTEST会同时触发芯片内部复位，迫使系统逻辑进入一个确定、无害的状态。否则，处理器可能处于不可预知的工作状态，导致测试结果混乱。如果你希望处理器保持在低功耗停止状态，则不要预装载RSTI的断言值。
SAMPLE/PRELOAD (0100)：采样/预装载指令。这是一个“透明”指令，具有双重功能：
- 采样：在Capture-DR状态，TCK上升沿瞬间，捕获芯片输入引脚上的实时信号值，以及输出引脚在驱动到外部之前的信号值。这个操作不影响芯片正常运行，就像在引脚上接了一个理想的逻辑分析仪探头。
- 预装载：在切换到EXTEST或CLAMP指令前，必须用此指令将你想要驱动到引脚上的测试向量，通过Shift-DR状态移入边界扫描寄存器，并在Update-DR状态将其锁存到更新单元。此时引脚行为还未改变，直到你切换指令到EXTEST。
BYPASS (1111)：旁路指令。它选择单比特的旁路寄存器。当一条扫描链上有多个芯片，而你只想测试其中某一个时，可以让其他芯片都处于BYPASS模式。这样，数据链路过这些芯片时只需经过一个时钟延迟（1比特），极大地提高了长链的测试效率。在Capture-DR状态，旁路寄存器会被捕获为逻辑0，这是区分一个器件支持IDCODE还是仅支持BYPASS的关键。
IDCODE (0101)：身份码指令。这是上电或JTAG复位后的默认指令。它选择一个32位的只读寄存器，包含芯片的制造商、部件号和JTAG版本信息。格式如下：
- Bit 0：固定为1，用于标识这是一个IDCODE寄存器（与BYPASS的0区分）。
- Bit 1-11：制造商ID（摩托罗拉的JEDEC码）。
- Bit 12-21：部件号（标识此为MC68060）。
- Bit 22-27：设计中心代码。
- Bit 28-31：JTAG版本号（例如，0000表示初始版本，某些指令如LPSAMPLE可能不支持）。读取IDCODE是验证JTAG链路是否通畅、芯片型号是否正确的第一步。
CLAMP (0110)：钳位指令。这是一个非常实用的指令。它选择旁路寄存器（保持链路高效），但同时强制所有输出引脚和配置为输出的双向引脚，输出由边界扫描更新单元预先装载的固定值。想象一个场景：你想测试链路上另一个芯片，但又需要MC68060的某些引脚保持特定电平（比如让地址线全部置高，避免总线冲突），CLAMP指令就是为此而生。它兼具了BYPASS的效率和EXTEST的引脚控制能力。同样，使用前建议预装载RSTI为有效值。
HIGHZ (0111)：高阻指令。这是板级在线测试的“保护神”。它选择旁路寄存器，同时强制所有输出和双向引脚进入高阻态，并隔离几乎所有输入引脚（除了CLK、IPL和RSTI）。在电路板测试中，测试仪可能需要向网络施加信号（反向驱动），如果芯片输出也在驱动，就会发生冲突，可能损坏器件。HIGHZ指令将所有输出“断开”，完美解决了这个问题。使用前也建议预装载RSTI。
LPSAMPLE (0001)：低功耗停止采样指令。这是摩托罗拉定义的指令，用于验证当芯片处于LPSTOP（低功耗停止）模式时，其输入/输出隔离晶体管是否正常工作。对于常规功能测试和边界扫描，可以将其视为与SAMPLE/PRELOAD功能相同。注意，在初版芯片（版本0000）中可能不支持此指令。

2.3 数据寄存器：边界扫描的基石

边界扫描寄存器：这是JTAG的“主力军”，一个214位的巨型移位寄存器。MC68060的每一个功能引脚（地址线A31-A0、数据线D31-D0、控制信号等）都对应一个或多个边界扫描单元。这些单元分为几种类型：
- 输出引脚单元：控制输出值。在EXTEST/CLAMP模式下，驱动值来自更新寄存器；在正常模式下，来自内部系统逻辑。
- 输入引脚单元：捕获输入引脚上的值。在EXTEST模式下，也可以被用来施加测试激励（对于双向引脚配置为输入时）。
- 仅观察输入单元：用于像CLK这样的时钟输入引脚，只能采样，不能控制。
- 输出控制单元：用于双向引脚的方向控制。例如，数据总线D0-D31的每个字节（如D31-D28）都有一个使能控制单元。手册中的表9-3是黄金参考表，它定义了从TDI到TDO，这214个比特的精确顺序及其对应的引脚。编写测试向量时，必须严格按照这个位序来排列数据。例如，比特0对应A31的输出值，比特1对应A31的输入捕获值，比特4对应A31-A28这组地址线的输出使能控制。
旁路寄存器：一个单比特的寄存器。在BYPASS、CLAMP、HIGHZ指令下被选中。它的存在纯粹是为了缩短扫描链长度。
IDCODE寄存器：32位只读寄存器，格式前文已述。

3. 边界扫描实战：从理论到电路板连通性测试

理解了架构和指令，我们来看一个完整的、基于MC68060的电路板连通性测试流程。假设我们有一块简单的单板计算机，需要测试地址线A0到某个存储芯片的对应引脚是否焊接良好。

3.1 测试准备与链路初始化

首先，硬件上必须正确连接。TRST建议直接下拉到地，以确保JTAG逻辑默认处于复位状态。TMS、TDI、TRST内部有上拉，但TCK没有，因此TCK绝不能悬空，必须连接到一个确定的电平或时钟源。JTAG引脚根据你的需求连接：如果只用标准JTAG，则拉低；如果要用调试模式，则拉高。

软件或测试仪的操作流程如下：

上电/复位：通过拉低TRST或发送特定的TMS序列（保持TMS=1，连续5个TCK上升沿），使TAP控制器进入Test-Logic-Reset状态。此时指令寄存器自动加载为IDCODE。
验证链路：发送指令读取IDCODE。通过Shift-DR状态移出32位数据，与预期的摩托罗拉MC68060 ID进行比对。这是确认物理连接、控制器操作正确的第一步。

3.2 执行EXTEST测试流程

目标是测试从MC68060的A0引脚到目标芯片引脚的走线。

进入Run-Test/Idle状态。
装载SAMPLE/PRELOAD指令：
- 移动到Capture-IR状态（捕获默认IDCODE）。
- 进入Shift-IR状态，通过TDI移入4位指令码0100（SAMPLE/PRELOAD），同时从TDO移出旧指令。
- 进入Update-IR状态，新指令生效。
预装载测试向量：
- 现在数据路径连接到了214位的边界扫描寄存器。
- 进入Capture-DR状态（此时会捕获引脚当前快照，但我们不关心）。
- 进入Shift-DR状态。这是最耗时的阶段。我们需要构造一个214位的向量。
  - 根据表9-3，A0的输出单元是比特117，A0的输入单元是比特118，A0所在组（A1-A0）的输出使能是比特121。
  - 我们的测试：先让A0输出高电平（1），并使其能输出（使能有效）。假设使能位为1表示驱动。
  - 因此，我们构造的向量中，比特117=1，比特121=1。其他所有输出控制位设为0（禁用其他输出），所有输出数据位可以设为任意值（通常设为0），所有输入捕获位忽略。
- 将这个庞大的向量通过TDI一位一位地移入。同时，旧的数据从TDO移出。
- 进入Update-DR状态。此时，测试向量被锁存到边界扫描寄存器的更新单元，但引脚状态尚未改变，因为当前指令是SAMPLE/PRELOAD。
切换到EXTEST指令：
- 再次通过Shift-IR状态移入指令码0000（EXTEST）。
- 进入Update-IR状态。这一刻，奇迹发生：边界扫描更新单元中的值被施加到对应的输出引脚上。A0引脚应该被驱动为高电平。
捕获响应：
- 现在，目标芯片对应引脚的逻辑电平，会通过PCB走线传回MC68060的A0输入引脚。
- 进入Capture-DR状态。在TCK上升沿，A0输入引脚（比特118）的当前逻辑值被捕获到边界扫描的捕获单元。
- 进入Shift-DR状态。将整个214位的寄存器内容（现在包含了我们在输入引脚捕获到的响应值）移位出来。
- 检查移出的数据流中，比特118的值。如果走线连通良好，且目标芯片引脚未被其他信号驱动拉低，那么比特118也应该是1。如果它是0，则表明开路、对地短路，或者与另一条驱动为低的信号线短路。
恢复与测试下一条线：
- 可以切回SAMPLE/PRELOAD，预装载新的向量（例如，让A0输出0），再切到EXTEST进行测试。
- 测试完成后，最后应切回BYPASS指令或将TAP控制器复位，让芯片恢复正常功能。

3.3 使用CLAMP和HIGHZ指令的场景

CLAMP场景：你的板子上有MC68060和一块FPGA，你想用JTAG测试FPGA的引脚连接。你可以将MC68060设置为CLAMP模式，并预装载其所有输出为安全值（例如地址/数据线置为高阻态控制或固定值，总线控制信号无效）。这样，在扫描测试FPGA时，MC68060既不会干扰总线，又因为处于BYPASS模式而不会成为扫描链的负担（仅1比特延迟）。
HIGHZ场景：在生产线上进行电路板在线测试。测试仪需要向板卡网络施加测试信号。在测试开始前，通过JTAG链向所有包含JTAG的芯片（包括MC68060）发送HIGHZ指令。这将使所有芯片输出变为高阻，完美“避开”测试仪的驱动，防止损坏。这是保护昂贵处理器和逻辑器件的关键一步。

4. 关键限制、功耗管理与实际避坑指南

手册中的“限制”和“禁用”章节包含了极易被忽视但至关重要的信息，这里结合工程经验进行解读。

4.1 异步时钟域问题

这是最容易出错的地方。重申：TCK和系统时钟CLK内部不同步。这意味着：

在SAMPLE指令下进行实时信号采样：你采样的只是相对于TCK上升沿瞬间的引脚值。如果CLK和TCK边沿接近，可能采样到亚稳态或变化中的信号。解决方案是：要么在外部用逻辑确保采样时刻信号稳定；要么进行多次采样取多数值；或者，更常见的做法是，让系统运行在简单的、周期性的循环代码中，这样你可以预测信号状态。
混合模式操作：几乎无法实现可靠的、与系统功能精确同步的复杂交互测试。边界扫描主要用于静态的连通性测试和引脚状态控制，而非动态功能验证。

4.2 LPSTOP模式下的功耗陷阱与正确禁用JTAG

MC68060支持低功耗停止模式，此模式下系统时钟停止，I/O引脚被隔离。手册给出了一个极其重要的警告：如果JTAG逻辑保持使能但未使用，芯片在LPSTOP模式下的功耗将高于最低可能值。

为了达到绝对最低功耗：

将TRST引脚永久拉低（0）。
将TMS引脚永久拉高（1）。
确保TCK有固定的电平（0或1），不要悬空。

这个配置（见图9-9）确保了TAP控制器永远处于Test-Logic-Reset状态，JTAG逻辑被完全禁用且静态功耗最低。很多追求低功耗的设计忽略了这一点，导致待机电流偏高。

4.3 不使用JTAG功能时的硬件处理

如果你的产品根本不需要JTAG测试功能，为了节省成本和保证可靠性：

推荐方案：将TRST接地，TMS和TDI上拉（或直接接高），TCK接地，JTAG接高（如果你想彻底禁用）。TDO悬空。
绝对禁止：将TCK悬空。由于没有内部上拉，悬空的TCK可能振荡或处于中间电平，导致内部电路消耗额外电流甚至行为异常。

4.4 边界扫描位序表的正确使用

表9-3是圣经，但使用时有技巧：

生成测试向量：编写脚本或程序来生成和解析这214位的向量。手动计算极易出错。脚本的输入应该是“引脚名”和“期望值”，输出是二进制的扫描向量。
双向引脚：注意双向引脚（如数据线D31-D0）由三个比特控制：一个输出数据位、一个输入捕获位、一个输出使能控制位（每4或8位一组）。在EXTEST下，你需要正确设置使能位来决定该组引脚是作为输出（驱动测试值）还是输入（采样响应值）。
“仅观察”引脚：如CLK，只能采样不能控制。在EXTEST下，对这些引脚的写入操作是无效的。

4.5 复位信号RSTI的特殊处理

贯穿整个手册的强烈建议：在执行EXTEST、CLAMP、HIGHZ指令前，预装载RSTI引脚对应的边界扫描位为有效（断言）值。这是为了保证芯片内部逻辑处于确定的复位状态，避免不可预知的输出或总线冲突。除非你的测试场景明确需要保持LPSTOP状态，否则请务必遵循这一条。找到RSTI在边界扫描表中的位置（比特68，输入引脚单元），在预装载向量中将其设为有效电平。

我个人在调试一块基于MC68060的老式工控板时，就曾忽略这一点。当时在执行EXTEST测试时，发现数据总线上的值杂乱无章，干扰了其他芯片的测试。后来检查代码才发现预装载向量中RSTI位是0。将其改为1后，处理器被复位，数据总线进入高阻态，整个扫描测试立刻变得清晰稳定。这个教训让我深刻理解到，边界扫描测试不仅仅是管脚级的，也需要考虑芯片内部的整体状态。JTAG这套架构，把芯片内部状态和外部管脚通过扫描链巧妙地联系了起来，而RSTI就是这个联动的关键开关之一。

查看全文

http://www.jsqmd.com/news/1044318/