当前位置：首页 > news >正文

EDMA3寄存器配置与错误处理实战：从手册到稳定DMA驱动开发

news 2026/7/22 18:56:40

1. 项目概述：从寄存器手册到实战配置

如果你在嵌入式开发，尤其是基于TI C6000系列DSP或类似高性能处理器的项目中，和DMA（直接内存访问）打过交道，那你一定对EDMA3控制器不陌生。它几乎是所有高带宽、低延迟数据搬运任务背后的“无名英雄”。但很多时候，我们面对它就像面对一个黑盒：配置好源地址、目的地址和传输尺寸，然后祈祷它能正常工作。一旦出现数据错位、传输卡死或者中断丢失，排查起来往往令人头疼，因为问题很可能藏在那些我们平时很少直接触碰的配置寄存器里。

官方技术手册（比如TI的SPRUH80C）提供了最权威的寄存器位域描述，就像一本字典，告诉你每个比特位是什么意思。但字典不会教你如何遣词造句，更不会告诉你写诗的精髓。这份手册内容正是如此，它详细列出了EDMA3控制器的全局配置、通道映射、错误状态等一系列寄存器，信息准确但零散。对于开发者而言，真正的挑战在于如何将这些静态的位域描述，转化为动态的、可靠的系统行为。

本文的目的，就是充当这个“翻译”和“向导”的角色。我不会简单复述手册内容，而是结合我多年在信号处理、图像采集等实时系统开发中的踩坑经验，带你深入理解EDMA3寄存器配置背后的设计逻辑，并重点剖析其错误处理机制。你将看到，如何通过配置DMAQNUMn寄存器来均衡多个传输控制器（TC）的负载，如何利用QWMTHRA寄存器设置合理的水位线来预防事件队列溢出，以及当CCERR寄存器报错时，应该如何一步步抽丝剥茧，定位到是通道事件丢失、队列拥塞还是传输完成码（TCC）溢出问题。理解这些，不仅能让你在系统调试时游刃有余，更能让你在设计初期就规避掉许多潜在的稳定性风险。

2. EDMA3控制器核心架构与寄存器地图总览

在深入每个寄存器之前，我们必须先建立起对EDMA3控制器整体架构的认知。这有助于理解各个寄存器模块在整个数据流中所处的位置和扮演的角色。EDMA3并非一个简单的DMA引擎，而是一个由通道控制器（CC）和传输控制器（TC）组成的协同系统。

通道控制器（CC）是大脑，负责接收和处理各种DMA/QDMA事件。它内部有事件队列、参数RAM（PaRAM）管理逻辑以及我们即将详细讨论的众多配置与状态寄存器。传输控制器（TC）则是执行单元，负责实际的内存读写操作。一个CC可以连接多个TC，以实现更高的聚合带宽。

寄存器地图是软件与这个硬件大脑对话的窗口。手册中提到的寄存器，大致可以划分为几个功能集群：

全局与配置寄存器：例如REVID（版本标识）、CCCFG（配置信息），它们描述了硬件的能力和静态资源，如支持多少通道、多少事件队列等。这些寄存器通常是只读的，在驱动初始化时用于适配不同型号的芯片。
通道映射与队列分配寄存器：如DMAQNUMn、QCHMAPn。这是配置的核心，决定了事件（硬件触发、软件触发）如何被路由到哪个事件队列，进而交给哪个TC去执行。配置不当会导致负载不均，性能瓶颈。
错误检测与状态寄存器：包括EMR/QEMR（事件错过）、CCERR（CC级错误）以及它们的清除寄存器EMCR/QEMCR/CCERRCLR。这是系统健康的“仪表盘”，也是调试时首要查看的地方。
区域访问使能寄存器：DRAEm和QRAEm。这在多核或复杂RTOS环境中至关重要，用于划分不同处理器或任务对DMA通道资源的访问权限，实现资源隔离和保护。
调试与状态可见性寄存器：如QSTATn、QxEy、CCSTAT。它们提供了事件队列的实时快照（队列里有什么、有多满）以及CC内部各模块的活跃状态，是进行深度性能分析和死锁排查的利器。

理解这个架构后，我们再去看每个寄存器，就不再是孤立的比特位，而是看到了它在整个数据流管道中的“岗位”和“职责”。例如，一个DMA事件的生命周期可能是：外设触发 ->ER寄存器置位 -> 若EER使能则进入CC逻辑 -> 根据DMAQNUMn进入指定事件队列 -> CC从队列取出事件，根据通道号找到对应的PaRAM集生成传输请求（TR） -> TR根据队列与TC的绑定关系发送给对应的TC执行 -> TC完成传输后，可能通过TCC通知CC。而错误寄存器，则是在这个链条的各个环节设置的“哨兵”。

3. 全局与通道配置寄存器详解与实战配置

3.1 核心配置寄存器（CCCFG）的“能力查询”

CCCFG寄存器是驱动开发者首先要关注的。它不是一个用来“写”的配置项，而是一个用来“读”的能力报告单。在编写可移植的EDMA3驱动时，首先应该读取这个寄存器，动态获取硬件资源，而不是在代码里写死。

以手册中的示例值（NUM_DMACH=4h,NUM_QDMACH=4h,NUM_PAENTRY=3h等）为例，我们来解读：

NUM_DMACH(位2-0): 值为4h，表示有32个DMA通道（0-31）。这意味着你可以同时管理最多32个独立的、由事件触发的传输任务。
NUM_QDMACH(位6-4): 值为4h，表示有8个QDMA通道。QDMA是一种“快速通道”，通常由软件直接写触发字来发起传输，无需像DMA那样等待外部事件，延迟更低，适合单次、临时的数据搬运。
NUM_PAENTRY(位14-12): 值为3h，表示有128个PaRAM集合。这是EDMA3的精妙之处。每个通道（无论是DMA还是QDMA）的传输参数（源地址、目的地址、传输数量、链接地址等）都存储在一个PaRAM集中。128个集合意味着你可以为更多复杂的传输链（如乒乓缓冲、二维传输）预存参数，远超通道数量本身。
NUM_EVQUE(位18-16): 值为1h，表示有2个事件队列（Q0和Q1）。事件队列是CC内部的FIFO，用于缓存待处理的传输事件。多个队列可以用于实现优先级或负载均衡。
NUM_REGN(位21-20): 值为2h，表示有4个影子区域。这是多核/多主设备访问的关键，允许不同的CPU核或主机通过不同的地址窗口访问和“拥有”一部分DMA通道，互不干扰。

实操心得：在驱动初始化函数中，第一件事就是读取CCCFG，并根据其内容动态分配内存来管理通道、PaRAM表等数据结构。绝对不要假设芯片的配置。我曾在一个项目中，代码在A芯片（64通道）上运行正常，换到B芯片（32通道）后出现数组越界，就是因为驱动写死了通道数量。正确的做法是：

uint32_t cccfg = EDMA3_REG_READ(EDMA3_CC_BASE, CCCFG_OFFSET); num_dma_channels = ((cccfg >> 0) & 0x7) == 4 ? 32 : 16; // 根据位域值解析 num_param_sets = ((cccfg >> 12) & 0x7) == 3 ? 128 : 64; // 然后根据num_dma_channels动态分配通道控制块等资源

3.2 通道至队列的映射（DMAQNUMn/QDMAQNUM）

这是影响性能和实时性的关键配置。DMAQNUMn寄存器（对于32个DMA通道）和QDMAQNUM寄存器（对于8个QDMA通道）决定了每个通道的事件被提交到哪个事件队列。

手册中的DMAQNUMn寄存器图示显示，它被分成了8个3比特的字段（E0-E7），每个字段控制一组4个通道的队列映射。例如，E0字段（位28-30）控制通道0、8、16、24的队列号。这种分组设计减少了寄存器数量，但要求你在配置时对通道分组有清晰规划。

为什么需要配置队列映射？

负载均衡：如果系统有两个传输控制器（TC0和TC1），且事件队列Q0固定绑定TC0，Q1固定绑定TC1。那么，你可以将高带宽的通道（如视频口接收）均匀分配到Q0和Q1，让两个TC并行工作，最大化总吞吐量。
优先级区分：虽然EDMA3CC内部事件队列本身是平等调度的，但你可以通过芯片级的系统配置模块（如手册16.4.2.1.6节提到的，QUEPRI寄存器已不用于此设备，需用芯片级寄存器）来设置不同TC的优先级。进而，通过将高实时性要求的通道映射到高优先级TC所绑定的队列，间接实现传输优先级。

配置示例：假设我们想将DMA通道0（高速ADC采集）和通道16（内存到内存的预处理）分配到Q1（假设绑定到更高性能或优先级的TC1），其余通道默认在Q0。

// 假设DMAQNUM0寄存器地址为 DMAQNUM0_ADDR // E0字段（位28-30）控制通道0，我们将其设置为1 (Q1) // E2字段（位20-22）控制通道16，我们也将其设置为1 (Q1) // 其他字段保持为0 (Q0) uint32_t dmaqnum0_value = (1 << 30) | (1 << 22); // 设置E0=1, E2=1 EDMA3_REG_WRITE(DMAQNUM0_ADDR, dmaqnum0_value);

注意：手册特别指出，对于EDMA3_1_CC0，只有Q0可用，Q1是保留的。配置前务必确认你的EDMA3CC实例号和支持的队列数。

3.3 QDMA通道参数映射（QCHMAPn）

QDMA通道的配置更为灵活。每个QDMA通道（0-7）通过QCHMAPn寄存器，可以关联到任何一个PaRAM集合（0-127），并且可以指定触发该PaRAM集合中的哪一个触发字（0-7）。

设计逻辑解析：DMA通道是固定关联的，通道n默认使用PaRAM集合n。但QDMA打破了这一限制。这样设计的好处是，你可以将有限的8个QDMA通道作为“通用触发器”，去触发128个PaRAM集合中的任何一个预配置好的传输任务。这极大地提高了参数集的复用率。

配置步骤与陷阱：

复位状态：手册强调，复位后所有QCHMAPn寄存器都指向PaRAM集合0。这是一个巨大的陷阱！如果你在配置好PaRAM集合1给QDMA通道0使用之前，就触发了QDMA通道0，它会错误地执行PaRAM集合0中的内容，可能导致数据覆盖或内存访问越界。

正确配置流程：

// 第一步：先配置好目标PaRAM集合（例如集合12）的传输参数（源、目的、计数等）。 edma3_param_setup(12, &my_param_struct); // 第二步：将QDMA通道0映射到PaRAM集合12，并指定触发字（例如0）。 // PAENTRY字段（位13-5）设置为12，TRWORD字段（位4-2）设置为0。 uint32_t qchmap0_value = (12 << 5) | (0 << 2); EDMA3_REG_WRITE(QCHMAP0_ADDR, qchmap0_value); // 第三步：现在才能安全地向QDMA通道0的触发寄存器写入数据，发起传输。 EDMA3_REG_WRITE(QDMA_CHANNEL_TRIGGER_REG(0), 1);

触发字的作用：一个PaRAM集合有8个触发字（通常对应8个32位字）。写入不同的触发字，可以触发同一个参数集内不同的传输（如果参数集被配置为链接模式）。这为用单次QDMA触发启动一个复杂的传输链提供了可能。

4. 错误处理机制深度剖析与调试实践

EDMA3的错误处理机制是其鲁棒性的重要保障。它不仅能报告错误，还能通过中断机制及时通知CPU。理解这套机制，是构建稳定DMA驱动的基础。

4.1 事件错过寄存器（EMR/QEMR）与清除机制

这是最常见的错误之一。EMR（DMA事件错过）和QEMR（QDMA事件错过）的触发条件在手册中描述得很清楚：当某个通道的第一个事件尚未被服务（即从事件寄存器ER中取出并提交到队列）时，第二个事件又来了，则该通道对应的错过标志位被置1。

关键点与常见误解：

“服务”的含义：并非指传输完成，而是指事件被CC从ER中取出并放入事件队列。只要事件进入了队列，即使TC还在传输数据，ER位也会被清除，可以接收新事件。
NULL PaRAM条目：如果事件触发时，其对应的PaRAM集合是一个“空条目”（所有参数为0，特别是OPT寄存器中TCINTEN等位为0，表示无效传输），也会触发事件错过。这常发生在未正确初始化PaRAM或链接传输链意外走到尽头时。

清除操作的特殊性：错误标志位一旦置位，不会自动清除。必须通过向对应的清除寄存器（EMCR/QEMCR）的相应位写1来清除。这是一个典型的“写1清除”（W1C）机制。向这些位写0是无效的。

// 读取EMR，发现通道5有错过事件 uint32_t emr_status = EDMA3_REG_READ(EMR_ADDR); if (emr_status & (1 << 5)) { // 清除通道5的错过事件标志 EDMA3_REG_WRITE(EMCR_ADDR, (1 << 5)); // 然后可以进行错误恢复，例如重新使能通道、检查事件源频率是否过高等 }

错误中断的产生：EMR、QEMR和CCERR中任何一个寄存器有任何一个位从0变为1，且之前所有错误位都已清除（即系统处于无错误状态），EDMA3CC就会产生一个错误中断。这意味着，如果你不清除已有的错误，后续发生的错误将不会再次触发中断，可能导致错误被无声地忽略。这就是为什么错误中断服务程序（ISR）必须完整地检查并清除所有错误寄存器。

4.2 EDMA3CC错误寄存器（CCERR）与队列管理

CCERR寄存器报告两类更高级别的错误：

队列阈值错误（QTHRXCDn）：当事件队列中的事件数量达到或超过QWMTHRA寄存器中设定的水位线（Watermark）时触发。这通常意味着事件产生的速度超过了TC处理的速度，队列即将溢出。
传输完成码错误（TCCERR）：当“未完成的、已编程需要返回传输完成码（TCC）的传输请求（TR）”数量超过最大值31时触发。每个设置了TCINTEN（传输完成中断使能）或TCCHEN（传输完成链使能）的TR，在提交给TC后都会计入这个计数器。TC完成传输并返回TCC后，计数器递减。如果达到31，CC将停止服务新的TR，直到有TCC返回。这是导致DMA传输“卡住”的常见原因之一。

水位线（Watermark）的实战意义：QWMTHRA寄存器允许你为每个事件队列（Q0, Q1）设置一个阈值。QSTATn寄存器中的WM字段会记录自上次清除后，队列达到过的最大深度，THRXCD位则在实时深度（NUMVAL）超过阈值时置位。

调试用途：通过监控WM，你可以了解系统运行过程中事件队列的最大压力，从而优化队列分配或调整TC优先级。
预警机制：将阈值设置为一个小于队列总深度（例如16）的值（如8或12）。当THRXCD置位并触发错误中断时，意味着系统可能正在接近过载，给你一个在队列真正溢出（导致事件丢失）之前进行干预（如动态降低数据源速率）的机会。
清除：清除QTHRXCDn标志位需要通过写CCERRCLR寄存器，并且它会同时清除CCERR中的错误位和QSTATn中的THRXCD及WM位。

TCCERR错误的排查：如果CCERR的TCCERR位置位，说明有超过31个传输等待完成通知。排查思路：

检查中断服务程序（ISR）：传输完成中断（TCCINT）是否被及时响应和处理？ISR中是否确认（ACK）了中断？如果ISR执行太慢或被阻塞，返回的TCC无法及时处理，计数器就会累积。
检查链接传输链：在复杂的链接传输中，如果最后一个参数集没有正确关闭（OPT��TCINTEN未置位），则整个链完成后没有TCC返回，可能导致计数器泄漏。
使用CCSTAT寄存器：CCSTAT寄存器的COMPACTV字段（位13-8）直接显示了当前未完成的TCC数量。在调试时实时读取这个值，非常有用。

4.3 错误评估寄存器（EEVAL）的巧妙用途

EEVAL寄存器是一个很有用的调试工具。它的EVAL位（位0）是一个“手动触发错误中断”的开关。应用场景：假设你的错误中断服务程序（ISR）已经处理并清除了当前所有的错误位（EMR、QEMR、CCERR）。但在ISR执行过程中或之后，又发生了新的错误。由于错误中断只在“从无错误到有错误”的边沿触发，这个新错误不会立即产生新的中断，可能被延迟发现。此时，你可以在主循环或定时任务中，定期向EEVAL的EVAL位写1。如果此时有任何错误寄存器中存在置位位（即发生了新错误但未触发中断），EDMA3CC会立即产生一个错误中断脉冲，从而让你的ISR能够捕获到这个“迟到”的错误。

// 定期（例如每100ms）执行错误评估 void periodic_error_check(void) { EDMA3_REG_WRITE(EEVAL_ADDR, 1); // 写1到EVAL位 // 如果存在未决错误，此时会触发错误中断 }

5. 影子区域与多核访问控制

在复杂的多核DSP（如TI的KeyStone架构）或搭载了RTOS（如SYS/BIOS）的系统中，多个CPU核心或任务可能都需要访问EDMA3控制器。如果没有保护机制，一个核心的错误配置可能会破坏另一个核心的DMA传输。影子区域（Shadow Region）和区域访问使能寄存器（DRAEm/QRAEm）就是为解决这个问题而生的。

工作原理： EDMA3的寄存器映射到全局地址空间，同时也映射到多个“影子区域”地址空间（由CCCFG.NUM_REGN决定数量，例如4个）。每个影子区域（Region m）都有一套完整的DMA/QDMA通道控制寄存器（如ER、EER、ECR等）的“视图”。

DRAEm和QRAEm寄存器则像是一把把钥匙。DRAEm的每一位对应一个DMA通道（32位对应32个通道）。如果Region m的DRAEm寄存器中，通道n对应的位被设置为0，那么通过Region m的地址空间去访问通道n的任何寄存器（如写EER使能事件），该位操作将被静默忽略（读返回0，写不生效）。只有该位为1时，通过该影子区域的访问才有效。

实战配置：假设一个双核系统，Core 0管理DMA通道0-15，Core 1管理通道16-31。

系统初始化时，由主核（或Bootloader）配置DRAE0和DRAE1。

// 配置Region 0 (Core 0视图): 使能通道0-15 EDMA3_REG_WRITE(DRAE0_ADDR, 0x0000FFFF); // 配置Region 1 (Core 1视图): 使能通道16-31 EDMA3_REG_WRITE(DRAE1_ADDR, 0xFFFF0000); // 其他Region的DRAE保持为0，禁止访问。

Core 0的软件驱动程序使用Region 0的基地址来访问EDMA3寄存器。它尝试禁用通道20（ECR[20] = 1），但由于DRAE0[20]=0，这个写操作不会生效，通道20的状态由Core 1完全控制。
同样，Core 1使用Region 1的基地址。两个核心的操作被完美隔离。

注意事项：

全局视图：除了影子区域，总有一个“全局”视图（通常是Region 0的地址，或一个特定的全局基址），该视图的访问不受DRAEm限制，通常用于特权级系统软件进行全局初始化和监控。
中断归属：DRAEm不仅控制寄存器访问，还控制传输完成中断的归属。只有被某个Region使能（DRAEm[n]=1）的通道，其传输完成中断才会贡献给该Region对应的完成中断输出信号。这实现了中断的逻辑划分。
QDMA通道：QRAEm对8个QDMA通道实现类似的访问控制，但由于QDMA通常由软件直接触发，在多核间共享需要更谨慎的协调，通常建议由单一核心管理，或通过核间通信机制进行请求。

6. 调试与状态监控寄存器实战应用

当DMA传输不符合预期时，盲目修改代码不如先深入硬件内部看一看。EDMA3提供了一组强大的状态和调试寄存器，就像给DMA控制器装上了内窥镜。

6.1 事件队列窥探（QxEy与QSTATn）

QxEy寄存器（如Q0E0到Q0E15）让你能直接看到事件队列里每一个槽位的内容。每个寄存器值包含事件类型（ETYPE：事件触发、手动触发、链触发、QDMA触发）和事件号（ENUM：通道号）。调试场景：你发现某个通道的数据传输停了。首先检查ER和EER，事件是否已触发并使能？如果ER位为1但传输没启动，很可能事件卡在了队列里。读取QSTAT0的NUMVAL字段，如果大于0，说明队列有积压。然后依次读取Q0E0、Q0E1...，看看你的通道事件在哪个位置，前面排队的都是什么事件。这能帮你判断是当前通道事件响应慢，还是被前面低优先级或耗时的传输阻塞。

QSTATn寄存器提供了队列的实时状态：

NUMVAL：当前队列中有效事件的数量。这是最重要的健康指标。
STRTPTR：队列头指针。结合NUMVAL，你可以知道队列的滑动窗口位置。
WM：历史高水位线。记录自上次清除以来的最大队列深度，用于性能分析和阈值调优。
THRXCD：阈值超出标志。由CCERR的QTHRXCDn位反映，这里是它的来源。

6.2 控制器状态总览（CCSTAT）

CCSTAT寄存器提供了一个宏观状态视图，让你一眼看出EDMA3CC内部哪些部分在忙碌：

QUEACTVn：队列n是否活跃。至少有一个TR在队列中。
COMPACTV：未完成的TCC数量。这是排查TCCERR错误的关键。
ACTV：通道控制器总活跃状态。只要有任何子模块活跃，此位为1。
WSTATACTV：写状态接口是否活跃。涉及传输完成状态回写。
TRACTV：传输请求处理逻辑是否活跃。正在从PaRAM组装TR。
QEVTACTV/EVTACTV：是否有QDMA或DMA事件正在被处理。

联调技巧：在怀疑DMA死锁时，可以周期性地打印或通过调试器读取CCSTAT。如果发现TRACTV长期为1而QUEACTV为0，可能意味着TR生成逻辑卡住了（例如，访问了一个非法的PaRAM链接地址）。如果COMPACTV卡在一个非零值且不再变化，同时QUEACTV为0，则可能是TC侧完成响应出了问题，或者TCC中断未被处理。

7. 常见问题排查与避坑指南

基于上述原理，我们可以梳理出一套EDMA3问题排查的标准化流程和常见陷阱。

问题一：DMA传输完全无法启动。

检查清单：
1. 事件使能：确认EER寄存器中对应通道的位是否已置1。这是最常被遗忘的一步。
2. PaRAM配置：确认对应通道的PaRAM集合已正确初始化，特别是OPT寄存器中的TCINTEN（如果需要中断）或TCCHEN（链接）是否按需设置，并且CNT等字段非零。
3. 影子区域访问：如果使用多核，确认当前CPU核所在的影子区域（DRAEm）是否使能了该通道。
4. 事件触发：对于外部事件触发，用示波器或逻辑分析仪检查事件输入信号是否到达。对于软件触发（ESR），确认触发操作确实执行。
5. 队列映射：检查DMAQNUMn，确认事件被路由到了一个存在的、有效的队列（Q0或Q1）。

问题二：数据传输不完整或错位。

排查思路：
1. PaRAM链接错误：在链式传输中，检查每个PaRAM集合的链接地址（LINK）是否正确指向下一个有效的参数集。最后一个参数集的链接地址通常应指向一个空PaRAM集（全0）或自身（如果循环）。
2. 数组索引与计数：仔细核对SRC/DST的地址增量（SRCBIDX/DSTBIDX）、数组数量（ACNT/BCNT/CCNT）。二维传输的索引计算容易出错。
3. 同步类型：OPT寄存器中的SYNCDIM位决定了传输是单维（ACNT）同步还是二维（BCNT）同步。设置错误会导致传输提前结束或重复。

问题三：系统运行一段时间后，DMA传输停止，错误中断触发。

标准排查流程（在错误中断ISR中执行）：
1. 读取并记录所有错误寄存器：EMR、QEMR、CCERR。
2. 清除错误标志：按照EMCR->QEMCR->CCERRCLR的顺序，写1清除对应的位。务必在读取状态后再清除。
3. 根据错误类型深入分析：
  - EMR/QEMR置位：检查对应通道的事件源频率是否过高，超过了DMA最大处理能力。检查该通道的传输完成中断是否及时处理，导致ER位未能及时清除。检查PaRAM是否被意外修改为NULL条目。
  - CCERR.QTHRXCDn置位：读取QSTATn的NUMVAL和WM，评估队列深度。考虑优化：将高带宽通道分散到不同队列；提高对应TC的优先级（通过芯片级寄存器）；或者优化传输参数，减少单个TR的耗时。
  - CCERR.TCCERR置位：读取CCSTAT.COMPACTV，确认TCC积压数量。重点检查传输完成中断（TCCINT）的ISR：是否响应太慢？是否遗漏了中断确认？对于链接传输，检查链的末尾PaRAM的TCINTEN是否设置，以确保TCC能返回。

问题四：多核系统中，一个核配置的DMA被另一个核干扰。

解决方案：严格使用影子区域机制。在系统设计阶段就规划好各核/各任务管理的通道范围，并通过DRAEm寄存器严格限制访问权限。确保每个执行体只使用自己被授权区域的基地址去访问EDMA3寄存器。

最后的小技巧：在复杂的项目初期，可以编写一个EDMA3状态监控函数，定期（或在错误中断中）将CCSTAT、QSTATn、EMR、CCERR等关键寄存器的值打印出来或保存到日志中。建立这些状态信息的“健康基线”，当出现问题时，对比异常状态和健康基线的差异，往往能快速定位方向。记住，EDMA3是一个复杂的状态机，而它的寄存器就是观察这个状态机最直接的窗口。

查看全文

http://www.jsqmd.com/news/1242920/