基于CC1110/CC1111的无线麦克风系统：从硬件设计到软件实现的完整指南

1. 项目概述与核心价值

如果你正在寻找一种方案，将传统的有线麦克风升级为无线设备，或者想为你的嵌入式项目添加一个稳定、低延迟的无线音频输入接口，那么基于CC1110/CC1111 SoC的方案绝对值得你深入研究。这个项目不是一个简单的概念验证，而是一个已经过验证的、可直接用于产品原型的设计。它巧妙地利用了TI成熟的低功耗射频芯片和音频编解码器，在900MHz ISM频段（或可迁移至2.4GHz）上，构建了一套完整的、从模拟音频采集到USB音频设备识别的无线传输系统。

这套方案的核心价值在于其高集成度和低系统成本。CC1110/CC1111本身集成了8051微控制器内核和RF收发器，无需外置MCU，大大简化了硬件设计。TLV320AIC3104则是一款性能出色的低功耗立体声编解码器，为音频质量提供了保障。整个设计的目标非常明确：实现一个适用于语音通信质量（16kHz采样率，16位分辨率）的无线麦克风，并能被电脑识别为标准USB音频输入设备，即插即用。

在实际应用中，这套方案可以无缝集成到K歌直播设备、无线会议系统、教师授课麦克风、甚至是一些特殊的工业录音场景中。它的设计文档（TI的应用笔记AN099）提供了从原理图、PCB布局到固件源码的完整资料，对于开发者而言，这几乎是一个“开箱即用”的参考设计。接下来，我将为你深入拆解这个设计的每一个技术细节，分享我在复现和调试此类系统时积累的实战经验。

2. 系统架构与硬件设计深度解析

整个系统由两个核心硬件模块构成：麦克风发射端PCBA和USB接收端Dongle。这种分离式设计是无线音频系统的典型架构，发射端负责采集和发送，接收端负责接收和接口转换。

2.1 麦克风发射端PCBA：精密的模拟与射频协同

发射端是整个系统的信号源头，其设计直接决定了音频质量和无线链路的可靠性。它的核心是CC1110 SoC和TLV320AIC3104音频编解码器的组合。

2.1.1 电源架构设计：隔离噪声的关键

电源设计是硬件设计中极易被忽视但至关重要的环节，尤其是在混合信号（模拟+数字+射频）系统中。该设计采用了三路独立的LDO（低压差线性稳压器），这是一个非常值得称道的设计。

• VCCD (3.3V)：为CC1110的数字I/O引脚和TLV320AIC3104的I/O引脚供电。这部分电路电流变化大，特别是当CC1110的射频部分在空闲（Idle）和发射（TX）模式间切换时，会有约16mA的电流阶跃。如图2所示，这会在VCCD上产生一个约23mV的电压“毛刺”（Glitch）。
• VCCA (3.3V)：专门为TLV320AIC3104的模拟部分（ADC、麦克风偏置电路等）供电，使用另一颗TPS73033。这个设计的目的就是为了将数字电源的噪声与敏感的模拟电路彻底隔离。即使VCCD上有毛刺，也不会通过电源耦合到音频信号路径中，从而保证了音频信噪比（SNR）。这是高质量音频设计的一个经典技巧。
• +1.8V：由TPS73018产生，专门为TLV320AIC3104的核心数字逻辑供电。Codec的内部数字电路通常需要更低的电压以降低功耗。

实操心得：在你自己设计PCB时，务必为模拟和数字电源使用独立的稳压器或至少是经过磁珠/电感隔离的电源平面。即使使用同一颗LDO，也要在布局上确保模拟部分的退耦电容尽可能靠近芯片的模拟电源引脚，且回流路径不经过数字地。

2.1.2 音频前端与射频前端设计

• 音频输入：设计支持差分输入模式连接驻极体麦克风（MIC1LP/MIC1LM）。差分连接能有效抑制共模噪声（如来自射频部分的干扰），是提高抗干扰能力的标准做法。MICBIAS引脚提供驻极体麦克风所需的偏置电压。同时，板载跳线允许选择外部线路输入（LINE2L），增加了应用的灵活性。
• 自动增益控制（AGC）：TLV320AIC3104内置可编程AGC，这是一个非常实用的功能。通过“ENA AGC”跳线可以启用或禁用。启用后，Codec会自动调整增益，防止大信号过载失真，同时提升小信号的可听度。其攻击（Attack）、释放（Release）时间、目标电平等参数均可通过I2C寄存器配置，允许你根据实际声学环境进行微调。
• 射频匹配与天线：CC1110采用差分射频引脚（RF_N, RF_P），而PCB上的天线（一个蛇形走线单极子天线）是单端的。因此需要一个巴伦（Balun）匹配网络来完成差分到单端的转换，并进行阻抗匹配（通常到50欧姆）。设计采用了CC1110参考设计中标准的4元件无源网络。此外，还必须加入低通滤波器（LPF），以抑制发射信号的谐波分量，满足FCC等无线电法规要求。天线部分特别注明：PCB天线垂直放置时辐射效果最佳，这意味着在设计外壳时需要考虑天线的朝向。

2.2 USB接收端Dongle：简化设计的智慧

接收端直接使用了TI的CC1111 USB评估模块。CC1111可以看作是集成了USB 2.0全速控制器的CC1110。这个选择非常明智，因为它：

1. 大幅降低了开发难度：USB协议栈由TI提供的库实现，开发者无需深入USB协议细节。
2. 保证了兼容性：作为评估模块，其USB接口的ESD保护、时钟精度等都已得到验证，能稳定地被主流操作系统识别为USB音频设备。
3. 射频一致性：与发射端CC1110使用相同的射频内核，确保了无线链路的对称性和最佳性能。

接收端的硬件主要由CC1111芯片及其外围电路（晶体、USB接口、射频匹配网络）构成，相对发射端简单很多。其核心挑战在于软件上如何高效、实时地处理来自无线链路的数据，并满足USB音频设备的时序要求。

3. 无线通信协议与数据流设计

这是整个系统的“交通规则”设计，决定了无线链路是否稳定、高效。原文档清晰地定义了一套定制但合理的数据协议。

3.1 数据包结构与时序预算

CC1110硬件数据包处理引擎被配置为“正常模式”，其数据包格式包含：4字节前导码、4字节同步字、1字节长度、1字节地址、有效载荷（音频数据）、2字节CRC。其中前导码和同步字用于接收机锁定信号和帧同步，CRC用于校验数据完整性。

• 音频数据率：ADC采样率为16kHz，16位分辨率，单声道。因此原始音频数据率为16,000 samples/s * 2 bytes/sample = 256 kbps。
• 无线数据率与包长权衡：选择300kbps的无线数据传输率（GFSK调制）。由于每个数据包都有固定的12字节开销（4+4+1+1+2），为了提升传输效率，应该尽可能在一个包里装更多音频数据。但包越长，在干扰环境中整个包出错丢失的概率也越大，且重传代价高。这里选择了一个折中点：每个包装载6ms的音频数据。
• 计算过程：
  • 6ms的音频数据量：16 samples/ms * 6 ms * 2 bytes/sample = 192 bytes。
  • 整个无线数据包长度：192 bytes (payload) + 12 bytes (overhead) = 204 bytes。
  • 在300kbps速率下，发送一个包所需时间：(204 bytes * 8 bits/byte) / 300,000 bps ≈ 5.44 ms。
  • CC1110从空闲状态切换到发射状态需要约75.2 µs。
  • 因此，每6ms周期内，实际发射时间为5.44 ms + 0.0752 ms ≈ 5.5152 ms。
  • 剩余的空闲时间约为6 - 5.5152 ≈ 0.485 ms。这段时间用于切换频道、校准PLL以及处理其他任务。

3.2 跳频算法：对抗干扰的利器

为了进一步提升无线链路的鲁棒性，设计采用了四频道循环跳频算法。每个数据包发送后，发射和接收方会同步切换到下一个预定频道。

• 频道分配：如表1所示，系统预定义了3个频段（Band），每个频段内有4个不同的频道。通过麦克风PCBA上的一个三档位波段开关进行选择。例如，Band 1的四个频道分别是902.5MHz, 907.5MHz, 903.5MHz, 906.5MHz。
• 工作原理：Active_Channel_Index变量在0到3之间循环。每次发送/接收包后，索引加1（模4），从而在四个频率间轮换。接收端（Dongle）如果一段时间内收不到信号，会进入“等待信标”模式，在其当前频段的四个频道上轮流扫描，直到重新锁定信号。
• 价值：跳频能有效对抗窄带干扰和多径衰落。如果某个固定频率受到干扰，链路只会在使用该频率的那个包周期（6ms）内受影响，下一个包切换到新频率后即可恢复。这比固定频率方案容错性高得多。

3.3 采样率转换：从16kHz到48kHz

这是连接无线系统和USB音频世界的关键桥梁。USB音频类（UAC）协议通常期望的采样率是48kHz（或44.1kHz）。而本系统为了降低无线传输的数据量，选择了16kHz。

解决方案简单而有效：在接收端（Dongle），将每个接收到的16kHz音频样本重复3次。这样，每1ms内，原本的16个样本就变成了48个样本，满足了USB主机每1ms请求48个样本的要求。

注意事项：这种“样本重复”的上采样方式在频域上会产生镜像频率，可能会引入高频噪声。对于语音应用，通常在USB音频驱动或上层应用软件中会施加一个低通滤波器（例如截止频率在8kHz以下）来消除这些镜像。本硬件设计未包含此模拟滤波器，因此需要在软件端或PC端处理。

4. 软件架构与核心代码实现剖析

系统的软件是典型的事件驱动+状态机架构，大量依赖DMA和中断来保证实时性，解放CPU。

4.1 麦克风端固件流程

主程序循环以6ms为周期运行，流程图（图7）清晰地展示了这一过程。

4.1.1 初始化与主循环初始化阶段配置了所有外设：I/O口、I2S控制器（用于连接Codec）、定时器、DMA控制器、Codec寄存器（通过I2C）以及射频寄存器。之后进入主循环。

4.1.2 关键操作步骤

1. 频道切换与PLL校准：循环开始，首先根据波段开关和Active_Channel_Index计算下一个频道号，写入射频寄存器并启动PLL校准。为了缩短校准时间（从735µs减至168µs），禁用了电荷泵校准（Charge Pump Calibration）。这是跳频系统中的一个常用优化技巧，文档在CC1110数据手册的“跳频与多频道系统”章节有提及。
2. 检查配置跳线：在PLL校准的同时，程序检查AGC使能和AUX输入选择跳线的状态是否有变化，若有则通过I2C更新Codec寄存器。这实现了硬件配置的实时热更新。
3. 音频数据搬运：检查AudioFrameReady标志。该标志由DMA通道4的中断服务程序（ISR）每收集满96个样本（6ms）后置位。如果标志置位，则启动DMA通道0，将“非活跃”（inactive）的audioOut缓冲区中的数据搬运到射频模块的发送缓冲区（TX Buffer）中。
4. 数据包发送：等待DMA搬运完成且PLL校准完成后，调用rfSendPacket发送数据包。

4.1.3 双缓冲与DMA机制这是保证音频连续不中断的核心。

• audioOut缓冲区有两个：audioOut[0]和audioOut[1]。activeOut变量（0或1）指示当前哪个缓冲区正在被DMA通道4（由I2S触发）填充。
• DMA通道4的ISR每传输完96个样本，就会切换activeOut，并将DMA的目的地址指向另一个缓冲区，同时置位AudioFrameReady。
• 主循环中，DMA通道0负责将非活跃缓冲区（即刚刚被填满的那个）的数据搬给射频模块发送。
• 这样，音频采集（DMA4）和无线发送（DMA0）通过双缓冲实现了流水线操作，避免了数据竞争，确保了时序的精确性。

4.2 USB Dongle端固件流程

Dongle端的程序更复杂，因为它要同时处理无线接收和USB音频传输两个实时任务。其主循环（simple_audio_dongle.c，流程图见图8）同样以6ms为帧运行。

4.2.1 数据缓冲区与DMA网络理解图3所示的缓冲区关系是理解Dongle软件的关键。

1. 无线接收：DMA通道1将射频数据寄存器（RFD）中的数据搬移到SLVrxdata缓冲区（194字节）。
2. 数据预处理：DMA通道3负责将SLVrxdata中的96个16位音频样本（192字节）搬移到audioIn缓冲区。在这个过程中，它需要完成两项任务：字节序交换（因为射频数据是小端格式，而某些处理可能需要大端）和样本三倍重复（16kHz -> 48kHz）。预处理后的数据存放在USB_fifo_all缓冲区（576字节）。
3. USB数据供给：audioOut是一个更大的双缓冲结构（audioOut_A和audioOut_B，各1152字节），每个又被分为12个96字节的段（fifoA-fifoF）。DMA通道4负责将USB_fifo_all的数据整块拷贝到当前非活跃的audioOut缓冲区中。
4. 实时USB流传输：最关键的一步，由usbirqHookProcessingEvents中断服务例程（由USB时钟触发，约1ms一次）执行。它使用DMA通道0，从当前活跃的audioOut缓冲区中，按顺序（fifoA, fifoB, fifoC...）每次取出96字节（即48个16位样本，对应1ms的48kHz音频），搬运到USB端点缓冲区（USBF4寄存器）供主机读取。每6ms，activeOut标识切换，指向另一个已由DMA4准备好的audioOut缓冲区。

4.2.2 链路管理与错误处理

• “等待信标”模式：如果连续4个周期（24ms）未收到有效数据包，Dongle会进入此模式（流程图图9）。在此模式下，绿灯闪烁，接收机在其当前频段的第一个频道上持续监听26ms（LISTEN_FOR_BEACON_TIMEOUT），如果超时未收到，则切换到下一个频段继续扫描。一旦收到正确的信标（包含特定地址、长度正确且CRC校验通过的数据包），就退出该模式，绿灯常亮，恢复正常通信。
• 错误处理：如果发生接收超时或CRC错误，程序会使用DMA通道3向audioIn缓冲区填充“空值”（零），从而实现静音，避免扬声器播放刺耳的噪声。同时，丢包计数器lostpkts递增，若连续丢包超过4次，则触发进入“等待信标”模式。

5. 实战开发要点与避坑指南

基于这份应用笔记进行开发或二次设计时，有几个关键点需要特别注意，这些往往是项目成败的细节。

5.1 硬件设计与PCB布局

1. 射频布局是重中之重：CC1110/CC1111的射频部分对布局极其敏感。必须严格遵循TI官方参考设计（如CC1110EM参考设计）的布局指南。
   • 阻抗控制：连接到巴伦和天线的微带线需做50欧姆阻抗控制。
   • 接地：射频部分下方需要完整的接地平面，并大量使用接地过孔将顶层和底层地平面连接起来，形成稳定的射频地。
   • 元件摆放：巴伦、匹配电感和电容应尽可能靠近芯片的RF引脚，走线最短。
   • 电源去耦：每个电源引脚（特别是射频部分的AVDD、DVDD）都需要搭配合适容值的去耦电容（如10pF, 100pF, 1uF），并紧贴引脚放置。
2. 时钟信号完整性：26MHz晶体及其负载电容必须靠近芯片的XOSC引脚，下方避免走线，最好用接地铜皮包围。
3. 模拟与数字地分割：虽然TLV320AIC3104和CC1110的模拟/数字地通常在芯片内部已连接，但在PCB上，仍建议使用单点连接或磁珠隔离的策略，将模拟地（音频部分）和数字地（MCU、射频数字部分）在一点连接，防止数字噪声串扰到敏感的模拟音频地。

5.2 软件开发与调试

1. 开发环境与工具链：TI为CC11xx系列提供基于IAR Embedded Workbench的示例工程。你需要安装SmartRF Studio来配置和优化射频参数（中心频率、数据率、调制方式、发射功率等），并使用SmartRF Flash Programmer通过调试接口（C2接口）烧录程序。
2. 理解并配置射频寄存器：应用笔记中的代码只提供了特定配置（900MHz频段，300kbps，GFSK）。如果你想更改频段（例如到433MHz或2.4GHz）、数据率或调制方式，必须使用SmartRF Studio生成新的寄存器配置数组，并替换代码中的rfConfigRadio等相关部分。切勿手动随意修改射频寄存器。
3. 调试无线链路：
   • 频谱仪：观察发射频谱，确保谐波和杂散发射符合法规要求。
   • 逻辑分析仪或示波器：抓取CC1110的GPIO引脚，可以软件控制其在关键事件（如发送开始、接收同步）时翻转电平，从而测量时序和判断程序状态。
   • 串口打印：如果IO资源允许，可以添加一个串口输出调试信息，如接收信号强度指示（RSSI）、链路质量指示（LQI）、丢包计数等，这对评估实际环境中的链路性能至关重要。
4. USB枚举与兼容性：CC1111的USB库实现了标准的USB音频类设备。在大多数现代操作系统（Windows, macOS, Linux）上应能即插即用。如果无法识别，检查：
   • USB的DP/DM线是否接反或短路。
   • 检查固件中USB描述符（VID/PID，产品字符串等）是否正确。
   • 在Windows设备管理器中查看是否有未知设备，可能需要安装特定的驱动程序（TI可能提供通用驱动）。

5.3 性能优化与扩展思路

1. 降低功耗：本设计未特别强调功耗优化。对于电池供电的麦克风，可以：
   • 在无音频输入时（通过Codec检测静音），让CC1110进入低功耗模式（PM2或PM3），定时唤醒检测。
   • 降低发射功率（通过配置PA_TABLE），在满足通信距离的前提下节省电量。
2. 提升音频质量：
   • 将ADC采样率提高到32kHz甚至48kHz，当然这会增加无线数据率，可能需要提高RF数据率或压缩音频。
   • 启用TLV320AIC3104的高性能模式、调整ADC的 PGA 增益和抗混叠滤波器设置。
   • 在接收端Dongle的固件中，对重复样本进行简单的插值滤波（如线性插值），而不是直接重复，可以改善上采样后的音质。
3. 功能扩展：
   • 多通道：TLV320AIC3104是立体声编解码器，本设计只用了左声道。可以扩展为立体声无线麦克风，但需要将无线数据率翻倍或使用压缩算法。
   • 双向对讲：利用CC1110/CC1111的全双工射频能力，可以实现双向语音通信。需要设计更复杂的时分双工（TDD）协议。
   • 加密传输：CC1110硬件支持AES加密。可以在数据包 payload 部分加入加密算法，实现简单的语音加密，适用于对隐私有要求的场景。

这个基于CC1110/CC1111的无线麦克风方案，是一个将成熟射频芯片与音频编解码器结合的优秀工程范例。它不仅仅是一份电路图和代码，更展示了一套完整的、考虑周详的嵌入式无线音频系统设计方法论。从电源隔离、跳频抗干扰、双缓冲DMA数据流管理，到复杂的USB音频实时传输，每一个环节都体现了在资源受限的嵌入式环境中实现可靠、实时系统的设计智慧。无论你是想直接复现这个项目，还是借鉴其思路用于自己的产品，深入理解这些细节都将使你受益匪浅。在实际动手时，请务必从官方渠道获取最新的数据手册、参考设计和软件库，并准备好频谱仪等射频调试工具，这将帮你避开很多潜在的“坑”。