STM32 FMC驱动NAND FLASH：从原理到实战的完整指南

1. 项目缘起：为什么要在STM32上折腾NAND FLASH？

最近在做一个数据采集的项目，需要存储大量的传感器历史数据。一开始想着用SD卡，简单省事，但考虑到项目长期运行在工业现场，SD卡的物理接口和长期擦写寿命让我有点不放心。这时候就想到了NAND FLASH，这玩意儿几乎是所有固态存储的“心脏”，从U盘到SSD，核心都是它。它的存储密度高、成本低，关键是能焊在板子上，可靠性比可插拔的SD卡高一个级别。

但真要把NAND FLASH用起来，尤其是在STM32这种资源有限的MCU上，可不是接上几根线、调个SPI那么简单。NAND FLASH的“脾气”很怪：它按页读写、按块擦除，有坏块，寿命有限，操作时序复杂。市面上很多教程要么只讲原理，要么给个“魔法”般的驱动代码，知其然不知其所以然，一旦出问题，排查起来两眼一抹黑。

所以，我决定结合手头的正点原子STM32开发板（主控是STM32F4/F1系列，带FMC/FSMC接口），从头到尾把NAND FLASH的驱动啃下来。这篇文章，就是我这趟“踩坑之旅”的完整记录。我会从NAND FLASH最底层的存储原理和“坏脾气”说起，然后详细拆解STM32的FMC（FSMC）接口如何与它对话，最后给出一个能直接移植、并且你完全理解每一行代码在干什么的驱动实现。目标就一个：让你不仅能“点亮”NAND FLASH，更能驾驭它。

2. 理解NAND FLASH的“脾气”：原理、结构与核心挑战

在动手写代码之前，我们必须先摸清NAND FLASH的底细。它和我们熟悉的NOR FLASH或SRAM完全不同，不能用内存那套“随存随取”的思维去对待。

2.1 存储原理与物理结构：为什么不能“随便写”？

NAND FLASH的基本存储单元是浮栅晶体管。简单理解，就是通过向浮栅注入或释放电子来改变晶体管的阈值电压，从而表示数据“0”或“1”。这个“注入”和“释放”的过程，就是编程（写）和擦除。

基于这个物理特性，NAND FLASH在逻辑上被组织成三层结构：

• 页：最小的读写单元。典型大小有2KB+64B（小页）、4KB+128B（大页）等。前面的2KB/4KB是主数据区，后面的64B/128B是备用区，用来存放ECC校验码、坏块标记等元数据。
• 块：最小的擦除单元。一个块由多个页组成，比如64个页或128个页。这是NAND FLASH最重要的特性之一：你必须先擦除一个块（将其所有位变为‘1’），才能对这个块内的页进行编程（写‘0’）。不支持覆盖写。
• 设备：由多个块组成。我们常说的1Gb、2Gb就是指的总容量。

这种结构带来了第一个核心操作约束：写操作必须是“擦除 -> 编程”的顺序，且以块和页为单位进行管理。

2.2 坏块管理：出厂就有，后天还会增加

NAND FLASH在生产过程中，由于工艺原因，就会存在一些无法可靠存储数据的坏块。此外，在使用过程中，随着擦写次数的增加，也会产生新的坏块。因此，任何NAND FLASH驱动都必须包含坏块管理机制。

出厂时，厂商会在每个块的备用区的特定位置（通常是第一个或第二个页的备用区起始字节）做标记。如果这个位置不是0xFF（擦除后的状态），则该块被标记为坏块。我们的驱动在上电初始化时，必须扫描全片，建立坏块表，并在后续所有读写擦除操作中避开这些块。

2.3 磨损均衡：让每个块“雨露均沾”

NAND FLASH每个块的擦写次数是有限的，典型值在1万到10万次之间。如果频繁地对同一个块进行擦写，它会很快“累死”，变成坏块。为了避免这种情况，必须引入磨损均衡算法。

其核心思想是：将逻辑地址（我们软件看到的地址）动态映射到不同的物理块上，使得所有物理块的擦写次数尽可能平均。这是一个相对复杂的算法，在简单的MCU应用中，一种实用的简化策略是：在写数据时，不是固定写某个块，而是轮流写入一组空闲块，并更新逻辑到物理的映射表。虽然这不是完整的动态磨损均衡，但也能显著改善局部磨损问题。

2.4 操作命令与状态查询：如何与FLASH芯片对话？

NAND FLASH通过一套标准的命令序列来操作，这些命令通过数据总线发送。常见的命令有：

• 读ID(0x90): 读取芯片的制造商ID和设备ID，用于识别和初始化。
• 复位(0xFF): 将芯片内部状态机复位。
• 读页(0x00-> 地址 ->0x30): 启动一次页读操作，将数据读入芯片内部页缓存。
• 写页(0x80-> 地址 -> 数据 ->0x10): 启动一次页编程操作，将数据从内部缓存写入目标页。
• 擦除块(0x60-> 块地址 ->0xD0): 启动一次块擦除操作。

发出命令后，我们需要通过读取状态寄存器来确认操作是否完成或成功。通常，读状态寄存器的命令是0x70，读取一个字节。其中最关键的一位是I/O0（或Status[6]，取决于芯片），0表示操作成功，1表示失败（可能是写保护、擦除失败或编程错误）。

3. STM32 FMC接口：连接MCU与NAND的桥梁

STM32的FMC（Flexible Memory Controller，在F1系列中叫FSMC）是一个强大的外部存储器控制器，它可以模拟出访问SRAM、NOR FLASH、PSRAM以及NAND FLASH所需的复杂时序。对于NAND FLASH，FMC提供了专用的存储块（Bank 2或Bank 3）和一套信号线来对接。

3.1 FMC-NAND信号线映射与功能

理解硬件连接是驱动的基础。下表列出了FMC与NAND FLASH芯片的关键信号连接及其作用：

关键点：CLE和ALE这两个信号是区分总线周期类型的核心。FMC通过配置，可以在不同的存储器访问周期中，自动控制这两个引脚的电平，从而简化我们的软件操作。

3.2 FMC时序配置：让MCU“等一等”慢速的FLASH

NAND FLASH的操作速度远低于STM32的内核。FMC通过可配置的时序寄存器来产生符合NAND FLASH数据手册要求的读写时序。我们需要关注以下几个关键时间参数（在芯片数据手册中查找）：

• tCLS/tALS: CLE/ALE建立时间。
• tWP/tRP: 写/读脉冲宽度。
• tCLH/tALH: CLE/ALE保持时间。
• tAR: ALE到RE#的延迟。
• tWHR: 写保持时间。

在STM32的HAL库或标准外设库中，我们需要填充一个时序结构体，例如FMC_NAND_PCC_TimingTypeDef，来设置这些参数。一个常见的坑是：为了追求速度，把这些时间参数设得太小，导致在低温或电源波动时出现读写不稳定。我的经验是，在数据手册典型值的基础上，增加20%-50%的余量，特别是tWP和tRP，系统会稳定得多。

3.3 地址周期计算：如何告诉FLASH我要访问哪里？

NAND FLASH的地址需要分多个周期发送。对于一个容量为2Gb = 256MB的芯片，其地址需要29位（2^29 = 512M个页？这里需要纠正）。实际上，地址由列地址（页内偏移）和行地址（页地址）组成。

以2Gb (256MByte), 页大小2KB+64B，块大小128页的芯片为例：

• 页内偏移寻址2KB需要11位地址（A0-A10）。
• 总页数 =256MB / 2KB = 128K个页，寻址需要17位地址（A11-A27）。
• 因此，总共需要发送5个地址周期（2个列地址周期 + 3个行地址周期）。

发送地址时，先发送列地址（低字节），再发送行地址。FMC的地址线FMC_A[25:0]在访问NAND Bank时，其值会出现在数据总线上，并由ALE信号锁存。在软件上，我们只需要计算好地址值，调用写地址函数，FMC硬件会自动完成多周期发送。

4. 驱动设计与实现：从零构建可靠存储层

理解了硬件和原理，我们就可以开始设计驱动了。一个好的驱动应该分层清晰，将底层硬件操作、NAND基本命令、坏块管理和应用接口分开。

4.1 驱动层次结构设计

我将驱动分为四层，自底向上如下：

1. 硬件抽象层：封装对STM32 FMC外设的直接寄存器或HAL库操作，提供最基本的发送命令、地址、读写数据字节的函数。这一层与具体芯片型号关系最小。
2. NAND命令层：基于硬件抽象层，实现标准的NAND操作序列，如NAND_Reset(),NAND_ReadID(),NAND_ReadPage(),NAND_WritePage(),NAND_EraseBlock()。这一层会处理状态查询和基本的操作成功判断。
3. 坏块管理层：实现坏块表的扫描、存储（通常就存在NAND的某个固定好块中）、查询和更新。提供BBM_IsBadBlock(),BBM_MarkBadBlock()等函数。这是驱动稳定性的核心。
4. 应用接口层：向上层应用提供简单的、类似文件系统的接口，如NAND_Read(uint32_t logic_sector, uint8_t *buf),NAND_Write(uint32_t logic_sector, uint8_t *buf)。这一层内部要实现逻辑扇区到物理页的转换，并集成简单的磨损均衡策略。

4.2 关键函数实现详解与避坑指南

这里以最核心的NAND_WritePage函数为例，拆解其实现步骤和注意事项。

/** * @brief 向指定物理页写入数据 * @param block: 块号 * @param page: 块内页号 * @param pBuffer: 要写入的数据缓冲区（必须包含备用区数据） * @retval NAND_STATUS: 操作状态（成功、失败、坏块等） */ NAND_STATUS NAND_WritePage(uint16_t block, uint16_t page, uint8_t *pBuffer) { NAND_STATUS status = NAND_OK; uint32_t physical_page_addr; uint8_t status_reg; // 步骤1: 参数检查与坏块判断 if (pBuffer == NULL) return NAND_ERROR; if (BBM_IsBadBlock(block)) return NAND_BAD_BLOCK; // 坚决不写坏块 // 步骤2: 计算物理页的完整地址 physical_page_addr = (block * NAND_BLOCK_SIZE + page) * NAND_PAGE_SIZE; // 这里是字节偏移，实际发送的是行列地址 // 步骤3: 发送写页命令序列 (0x80) NAND_SendCmd(NAND_CMD_WRITE_PAGE1); // 0x80 NAND_SendAddr(physical_page_addr, NAND_ADDR_CYCLES); // 发送5个地址周期 // 注意：对于写操作，地址发送后，芯片进入“缓存编程”模式，等待接收数据。 // 步骤4: 写入一页数据（主区+备用区） for(uint32_t i=0; i < (NAND_PAGE_SIZE + NAND_SPARE_SIZE); i++) { NAND_WriteData(pBuffer[i]); } // 步骤5: 发送确认编程命令 (0x10)，启动实际的编程操作 NAND_SendCmd(NAND_CMD_WRITE_PAGE2); // 0x10 // 步骤6: 等待编程操作完成，并检查状态 status = NAND_WaitForReady(); // 轮询R/B#引脚或超时等待 if(status != NAND_OK) return NAND_TIMEOUT; NAND_SendCmd(NAND_CMD_STATUS); // 0x70 status_reg = NAND_ReadData(); // 步骤7: 判断状态位 if((status_reg & NAND_STATUS_FAIL) == 0) // 假设FAIL位是bit0，成功时为0 { return NAND_OK; } else { // 编程失败！很可能这个块要坏了。 BBM_MarkBadBlock(block); // 标记为坏块 return NAND_ERROR; } }

避坑指南：

• 地址计算：最容易出错的地方。务必根据你的芯片手册，确认页大小、块大小，并正确计算行列地址。NAND_SendAddr函数内部需要将字节偏移量拆分成多个地址周期发送，先列后行。
• 备用区写入：写页时，必须把主数据区和备用区数据连续写入。备用区通常要写入ECC校验码。忘记写备用区或ECC码错误，是后续读数据失败的主要原因之一。
• 状态检查：发送0x10后，必须等待R/B#信号变高，然后读取状态寄存器判断成功与否。绝不能省略状态检查，直接认为写入成功。
• 超时处理：NAND_WaitForReady函数必须包含超时机制。NAND FLASH的擦除和编程操作耗时较长（典型值擦除几ms，编程几百us），如果芯片损坏或接触不良，R/B#可能永远为低，导致程序死等。

4.3 坏块表的管理与持久化

坏块表需要在初始化时从NAND中加载，并在发现新坏块时更新。通常，我们会选择一个（或几个）确信是好的块（例如，物理地址靠后的块）来存储坏块表。

一种简单的实现：

1. 上电后，尝试从固定位置的“坏块表块”读取数据。
2. 如果读取失败（ECC错误或全0xFF），则认为首次使用，进行全芯片坏块扫描。扫描方法：读取每个块第一个页的备用区特定位置，判断是否为0xFF。
3. 将扫描得到的坏块列表（一个位图或数组）写入“坏块表块”。写入时，务必计算并写入ECC，并且最好写入两份副本，以防其中一个副本损坏。
4. 以后每次操作前，查询内存中的坏块表。

注意：标记坏块时，除了在内存表中标记，也应在该坏块本身的备用区做标记（通常写入非0xFF值），这样即使坏块表丢失，重新扫描也能识别。

4.4 集成简单的磨损均衡策略

对于MCU项目，实现完整的动态磨损均衡算法（如FTL）可能太重。一个折中的静态磨损均衡策略可以大大改善情况：

1. 在驱动初始化时，除了坏块，将所有好块加入一个“空闲块池”。
2. 定义一个“逻辑块”到“物理块”的映射表。初始时，逻辑块号等于物理块号。
3. 当需要擦除一个逻辑块时：
   • 不从映射的物理块直接擦除。
   • 而是从“空闲块池”中取出一个擦写计数最小的物理块作为新的映射块。
   • 将旧物理块中的数据复制到新物理块（如果需要）。
   • 擦除旧的物理块，并将其放回空闲池，同时增加其擦写计数。
   • 更新逻辑-物理映射表。

这个策略保证了所有块被轮流使用，避免了热点块过早损坏。映射表本身也需要存储在NAND的某个固定好块中。

5. 实战调试：常见问题与排查心法

即使代码逻辑正确，在实际硬件调试中也会遇到各种问题。以下是几个我踩过的坑和解决方法。

5.1 问题一：读写数据全为0xFF或随机乱码

• 可能原因1：硬件连接问题。这是最常见的原因。重点检查FMC_NWAIT（R/B#）引脚是否连接正确并正确配置为上拉输入。该引脚如果不接或配置错误，MCU可能无法感知FLASH忙状态，导致时序错乱。用逻辑分析仪或示波器抓取CLE、ALE、WE#、RE#和数据线的波形，与数据手册的时序图对比。
• 可能原因2：FMC时序配置不当。时序参数太紧，尤其是在高低温环境下。按照前面所述，适当增加tWP、tRP等参数的设置值。
• 可能原因3：芯片未正确复位或初始化。上电后，首先发送复位命令0xFF，并等待足够时间（参考手册，通常几微秒）。然后必须执行读ID操作，确认能正确读到制造商ID和设备ID。如果ID都读不对，后续操作全是徒劳。
• 可能原因4：地址计算或发送错误。确认你计算的地址周期数和发送顺序符合芯片要求。可以写一个简单的函数，循环发送递增的地址，然后用读命令读回来，看地址线是否对应。

5.2 问题二：偶尔写成功，经常写失败（状态寄存器报错）

• 可能原因1：电源噪声。NAND FLASH在编程和擦除时电流较大。确保电源引脚有足够容量的去耦电容（如100nF + 10uF），且走线尽量短粗。用示波器测量VCC引脚，在写操作时观察电压是否有明显跌落。
• 可能原因2：未正确处理坏块。你尝试写入的块可能本身就是一个坏块。确保你的坏块管理机制已启用，并且在写操作前进行了检查。永远不要尝试向已知的坏块进行写或擦除操作。
• 可能原因3：ECC校验错误。如果你在备用区写入了ECC，但在读的时候没有使用相同的算法校验，可能会因偶发的位翻转而误判为失败。确保读写双方的ECC算法一致。对于可靠性要求高的场合，建议使用硬件ECC（如果FMC支持）或更强大的ECC算法。

5.3 问题三：系统运行一段时间后，数据丢失或出错

• 可能原因1：磨损集中。如果你总是读写固定的几个逻辑块，那么对应的物理块会很快达到擦写上限而损坏。必须引入磨损均衡策略，无论多简单。
• 可能原因2：映射表或坏块表损坏。这些元数据本身也存储在NAND中，它们也会出错。解决方案是：多重备份。例如，存储两份坏块表，并在每次更新时同时更新两份。读取时，如果两份不一致，则采用更保守的那份（即包含更多坏块标记的），并尝试修复。
• 可能原因3：软件逻辑漏洞。例如，在写操作过程中发生中断，且中断服务程序也操作了FMC，导致命令序列被打乱。确保对NAND的底层操作（发送命令、地址、数据）放在临界区（关闭中断）中执行，或者使用互斥锁。

调试NAND FLASH，逻辑分析仪是你的最佳伙伴。它能清晰地展示每个命令、地址、数据周期的时序和值，让你能像看芯片手册时序图一样审视你的代码实际产生的效果，绝大多数硬件和底层软件问题都无所遁形。

6. 进阶思考：从驱动到简易文件系统

实现了稳定的页读写和块擦除，我们只是拥有了一个“原始的磁盘”。对于实际应用，我们通常需要文件系统来管理文件。在STM32上，集成FatFs是一个成熟的选择，但需要实现FatFs所需的底层磁盘I/O接口（disk_read,disk_write,disk_ioctl）。

我们的NAND驱动层，正好可以为这些接口提供支持。然而，由于NAND的“擦除前写”特性，直接映射会让FatFs的擦除操作非常低效（FatFs以为是在擦除扇区，实际我们在擦除整个块）。更常见的做法是，在驱动层之上再实现一个转换层，有时称为NFTL，它负责将FatFs看到的“扇区”访问，转换为NAND的“页”访问，并处理坏块和磨损均衡。这样，FatFs就无需关心底层的复杂特性。

这超出了本篇的范畴，但它是NAND FLASH应用的必然演进方向。当你把驱动调通后，下一步就可以尝试移植或实现这样一个转换层，从而在STM32上获得一个真正可用的大容量、非易失存储方案。

整个过程下来，从研究数据手册、配置FMC、编写底层命令函数、调试时序、实现坏块管理，到最终稳定运行，虽然踩坑不少，但当你看到数据被可靠地写入、读出，并且系统长时间运行不出错时，那种成就感是非常实在的。希望这篇详尽的梳理，能帮你绕过我走过的弯路，更顺利地驾驭STM32和NAND FLASH这对组合。